外观
术语表
Glossary
本书自带的专业术语词汇表（中英对照），共收录 422 条。可用页面顶部的 ⌘K 搜索按中文或英文查找。
2.5D 封装（2.5D packaging） 一种封装结构：裸片通过称为中介层（interposer）的共享衬底相互连接，再由中介层连接到 PCB。
2D 晶体管（2D transistors） 具有平面栅极结构、仅在沟道单侧与沟道相邻的晶体管。BJT 和 MOSFET 晶体管均属此类。
3D 封装（3D packaging） 一种封装结构：裸片直接垂直叠放在彼此之上。
3D 晶体管（3D transistors） 具有凸起栅极结构、在沟道三面或四面与沟道相邻的晶体管。FinFET 和 GAA 晶体管均属此类。
执行器（actuator） 将电信号转换回现实世界信号的器件。有源执行器需要外部电源，无源执行器无需电源即可工作。
地址总线（address bus） 帮助处理器定位特定数据的总线接口。
交流电（AC） 周期性改变方向的电流。最适合长距离输电，常用于电网。
安培（amp 或 A） 电流的基本单位。衡量每秒有多少电子流过某一给定点。
放大器（amplifier） 一种增强信号强度的电子元件。
振幅（amplitude） 模拟「波」信号的高度。
模拟电子学（analog electronics） 电子学的一个分支，专门研究模拟信号以及控制和处理这些信号的元件。
模拟信号（analog signals） 可在空旷空间中传输信息的电磁「波」能量。通常以波长和频率分类。
模数转换器（ADC） 将模拟信号中编码的信息转换为数字格式的数据转换器。
与门（AND gate） 一种逻辑门，需要同时满足两个输入条件才允许信号通过。
阳极（anode） 由「电子过剩」材料构成的带负电电极。它构成电池的负极，并向电路另一端的阴极（cathode）输送电子。
天线（antenna） 用于接收或向其他系统发射信号的电子元件。许多天线既可发射也可接收，在两种功能之间交替切换。
应用层（application layer） OSI 模型中的第七层（Layer 7），包含用户界面，描述网络最终用户实际看到的内容。
专用集成电路（ASIC） 一种专为在单一系统中完成特定用途而设计和优化的逻辑器件。
专用标准零件（ASSP） 一种与专用集成电路（ASIC）以相同方式设计并集成到系统中的逻辑器件。「标准零件」意味着同一器件可用于多种不同产品。
专用标准产品（ASSPs） 为特定应用设计的模拟 IC，类似于 SIA 框架逻辑细分中的产品。
冯·诺依曼架构（续） CPU 与单一存储器组。
算术逻辑单元（ALU） 中央处理器（CPU）中执行运行软件程序所需的所有数值和逻辑运算的部分。
ARM 架构（ARM architecture） 一种被广泛授权使用的 ISA。
人工智能（artificial intelligence） 致力于构建能完成通常由人类承担的「智能」任务的计算机系统的广泛领域。机器学习（machine learning）和深度学习（deep learning）均属人工智能的范畴。
封装组装（assembly） 把已完成的集成电路或半导体器件封入 IC 封装内、加以包裹和密封的多步骤工艺。
汇编语言（assembly language） 一种低级编程语言，用于直接与计算机硬件通信。
原子层沉积（ALD） 一种化学沉积技术，用于在半导体制造过程中将薄膜沉积到硅晶圆表面。属于化学气相沉积（CVD）的一种。
后端设计（back-end design） 半导体设计流程中位于前端设计之后的步骤：把称为网表（netlist）的详细指令清单转换成物理版图，经测试验证后送往晶圆厂制造。也称物理设计（Physical Design）。
后端制造（back-end manufacturing） 晶圆制造完成后半导体制造流程中剩余的阶段，包括晶圆凸点制作、晶圆切割、裸片键合、外部互连形成、封装、密封及最终测试。
金属后道（BEOL） 前端制造流程中形成局部和全局互连、连接逻辑门及更广泛系统组件的部分。由于这些互连通常由铜或铝等金属制成，也称为「后金属」阶段。
后端验证（back-end validation） 后端设计流程中用于验证芯片是否符合所选晶圆厂全部规则的阶段。也称物理验证（physical verification）或后端核查。
后端应用框架（backend application framework） 软件程序用于处理数据库中存储数据以实现某一有用目的或目标的编程逻辑。软件后端通常与软件前端相连，向最终用户输出有用的结果。
球栅阵列（BGA） 一种表面贴装封装技术，使用焊球阵列将裸片-封装组件连接到 PCB。
带通滤波器（band pass filter） 只允许两个特定频率之间的信号通过的滤波器。
带阻滤波器（band reject filter） 只允许某一频率范围以外的信号通过的滤波器。
基极（base） 双极结型晶体管（BJT）中位于发射极与集电极之间的中间部分，类似 MOSFET 晶体管中的栅极。
基站（base station） 将服务网络延伸至特定区域或覆盖蜂窝的无线中继节点。
电池（battery） 一种储能器件，通过电化学反应把储存在电池单元中的化学能转化为电能。
二进制计算机语言（binary computer language） 软件开发者用于与计算机通信的「开」（1）和「关」（0）晶体管状态的排列模式。
双极结型晶体管（BJT） 一种以电流控制基极的晶体管。它由基极、发射极和集电极三部分组成（类似 MOSFET 晶体管中的源极、栅极和漏极）。
双极制造工艺（bipolar manufacturing） 用于制造特定类型集成电路和晶体管的专用制造技术。
位 / 比特（bit） 计算机能处理的最小数据单位。它只能取两个值之一——开（1）或关（0）——是二进制计算机语言的基础。
比特率（bit rate） 在给定时间内处理的比特数。通常以每秒比特数（bps）表示。
框图（block diagram） 使用示意图和形状展示复杂系统和流程中相关对象之间关系的图表。常用于电气工程中描述电路和其他器件。
布尔逻辑（boolean logic） 将变量标记为真或假的数学逻辑。常见的布尔运算符包括「OR」（或）、「AND」（与）和「NOT」（非）。
启动指令（booting instructions） 告知计算机开机的特定计算指令。
烧录（burning，写入存储器） 将一组数据写入可编程只读存储器（PROM）的过程。
总线接口（bus interface） 数据在系统或 PCB 上不同组件之间传输所经过的物理导线。
总线排线（bus-bar） 用于将处理器与电子系统各部分相连的一束导线。该术语主要在个人计算机发展早期使用。
高速缓存（cache memory） 一种位置最靠近 CPU 的 RAM。高速缓存对速度要求最高，通常存储等待执行的指令。也称 CPU 存储器（CPU memory）。
电容（capacitor） 用于调节电压并储存电能的器件。
碳纳米管（carbon nanotubes） 由卷起的石墨烯片构成的结构体，在不远的将来有望作为硅晶体管的替代品。
载波信号（carrier signal） 用于对数字信息进行编码并以无线方式长距离传输的模拟「波」信号。
阴极（cathode） 由「缺少电子」材料构成的带正电电极。它构成电池的正极，并接收从另一端阳极（anode）经电路流来的电子。
中央处理器（CPU） 一种逻辑器件和微处理器，充当大多数复杂计算系统的主要处理中心。
沟道（channel） 晶体管栅极下方、可供电流通过的通道。
化学能（chemical energy） 储存在化合物化学键中、在化学反应时释放出来的能量。电池就是把储存的化学能转化为电能。
化学气相沉积（CVD） 一类在半导体制造过程中将薄膜沉积到硅晶圆表面的沉积技术。CVD 工作温度明显高于物理气相沉积（PVD），且所用镀层材料为固态。
化学机械平坦化（CMP） 一种去除工艺，结合化学和机械力对晶圆表面进行平坦化处理。
芯片流片（chip tapeout） 创建 GDS 文件并将其发送给代工厂的流程。也简称为「流片（tapeout）」。
芯片级封装（chip-scale packaging） 在晶圆切割之前开始封装流程的集成电路封装技术，所得裸片-封装面积更小，约等于芯片本身的尺寸。也称晶圆级封装（wafer-level packaging）。
芯片组（chipset） 总线接口及其所连接的微处理器的配置组合。也称芯片组架构（chipset architecture）。
电路（circuit） 任意两个带不同电荷的物体之间形成的闭合回路。在电子学中，它通常包含提供电流的电源、消耗电流的元件，以及传输电流的连接导线。
电路节点（circuit node） 电路中可接收电信号的任何单独元素的统称，包括互连、晶体管及构成电路的其他组件（不应与制造节点或工艺节点混淆）。
洁净室（clean room） 半导体晶圆厂中用于进行高精度、超灵敏制造工艺的专用房间。通常配备专用空气过滤系统，使空气中的悬浮颗粒数量减少至无菌手术室的 1/1000。
时钟周期（clock cycle） 处理器振荡器两次脉冲之间的时间间隔。
时钟边沿（clock edge） 给定时钟周期内所发送信号的起始点和结束点。也称捕获边沿（capture edge）。
时钟频率（clock frequency） 振荡器每秒产生的信号脉冲数，用于同步微处理器的运作。以赫兹（Hz）计量。也称时钟速率或时钟速度。
时钟树综合（CTS） 后端设计流程中的一个阶段：物理设计工程师确保在整个芯片范围内，传递电路信息的电信号「时钟」均匀或按预期运行。
云计算（cloud computing） 使用存储在数据中心并通过服务网络访问的共享计算能力。
CMOS（互补金属氧化物半导体） 一种设计方法和制造工艺，可支持 P 沟道和 N 沟道晶体管的同时生产。该术语也用于指代采用 CMOS 工艺开发的电路。
码分多址（CDMA） 一种多址接入标准技术，使用算法对数字化语音比特或其他数据进行编码，并通过更宽的信道（更大的频率范围）传输，再在接收端「解码」。
集电极（collector） 信号从双极结型晶体管输出的端子，类似于 MOSFET 晶体管中的漏极。
编译器（compiler） 将 Java、C# 等高级编程语言翻译成计算机可理解的机器语言的器件。
复杂指令集计算（CISC） 一种使用多时钟周期长指令的 ISA 类型。
计算功能（compute function） 根据给定指令集执行的最终任务。
计算指令（compute instructions） 告知计算机或处理器执行特定任务的软件代码。也简称为「指令（instructions）」。
电导率（conductivity） 材料允许电流通过的难易程度。与电阻相反。
导体（conductor） 电导率高、能让电流轻易通过的材料。
控制总线（control bus） 帮助处理器控制系统不同部分运行的总线接口。
控制单元（control unit） CPU 中决定使用哪些指令的部分。
铜混合键合（copper hybrid bonding） 一种裸片堆叠技术，使用铜-铜互连连接堆叠裸片，互连密度更高、电阻更低，与传统硅通孔（TSV）相比，能实现更快的数据传输和处理速度。
覆盖蜂窝（coverage cell） 每个基站的覆盖范围。蜂窝类型包括宏蜂窝（macro cell）、微蜂窝（micro cell）、微微蜂窝（pico cell）和室内系统（in-building system）。
CPU 核心（CPU core） 组成 CPU、GPU 或其他多核架构处理器的单个微处理器。计算核心可与其他「核心微处理器」组合，以处理更复杂的任务和运行更繁重的应用程序。
关键路径（critical path） 信号在电路中传输所需时间最长的路径。
串扰（crosstalk） 一种干扰类型，当一条信号的能量无意中传递到相邻传输线时即会发生。
低温技术（cryogenic technology） 允许将材料冷却至极低温度的技术和设备。
电流泄漏（current leakage） 电路中电能逐渐意外流失的现象。也简称「漏电（leakage）」。
数据总线（data bus） 向微处理器传输数据的总线接口。
数据中心（data center） 装有成百上千台服务器的大型机房或仓库，用于存储数据、托管应用，并为消费者和企业扩充算力，免去自建、自管全部基础设施的负担。
数据转换器（data converter） 可将数据在不同信号类型之间进行转换的电子器件。
数据传输速率（DTR） 在给定时间内从一处移动到另一处的比特数。通常以每秒比特数（bps）表示。
DDR（双倍数据率内存） 一种数据传输速度比早期 DRAM 大幅提升的 DRAM。
调试（debugging） 修复验证过程中发现的设计问题的方法。
深度学习（deep learning） 一种特定的机器学习方式，使用算法构建称为人工神经网络（artificial neural network）的类脑神经元网络。
解调器（demodulator） 一种用于解码并分解所接收的模拟载波信号、将其转换为计算机可理解的数字信号的器件。与调制器（modulator）相对。
沉积（deposition） 在半导体制造过程中，向晶圆表面添加称为薄膜（thin film）材料的一系列工艺的总称。
设计规则检查器（DRC） 一种 EDA 工具，用于验证芯片设计是否符合所选代工厂的全部规则。
设计验证（design verification） 硅芯片设计流程中的关键步骤：对前端设计进行一项或多项验证，确保其按预期运行。这些验证可包括形式验证（formal verification）、功能验证（functional verification）和/或仿真（emulation）。
设备驱动程序（device driver） 在更大计算机系统中操作特定类型设备或模块的专用计算机程序。例如打印机驱动、显卡驱动、声卡驱动和网卡驱动等。
裸片（die） 单个集成电路。参见集成电路（Integrated Circuit）。
裸片键合（die bonding） 将刚切割好的裸片附着到封装衬底或直接附着到 PCB 上的一系列工艺。也称「裸片贴装（die attach）」。
裸片良率（die yield） 在晶圆探测时，功能正常的裸片数量与潜在裸片总数之比。
裸片-封装组件（die-package assembly） 裸片与包裹它的塑料或陶瓷 IC 封装组合而成的整体结构。
介电损耗（dielectric loss） 一种因信号速度问题而产生的干扰损耗类型。
介电材料（dielectric materials） 用于隔离金属互连并在整个电路中提供结构支撑的材料。
数字电子学（digital electronics） 电子学的一个分支，专门研究数字信号以及控制和处理这些信号的元件。
数字信号（digital signal） 沿传输线传输、在电子系统各处携带信息的电脉冲。
数字信号处理器（DSP） 用于处理多媒体和现实世界信号（如音频、视频、温度、压力、位置等）的处理器。
数模转换器（DAC） 将数字信号中编码的信息转换为模拟格式的数据转换器。
二极管（diode） 只允许电流沿一个方向流动的器件。与其说它是一个开关，不如说更像一个阀门。
直流电（DC） 只沿一个方向流动的电流。最适合为电视机、吸尘器等低功耗终端应用供电。需要电源适配器将墙壁插座的交流电（AC）转换为家用电器所需的直流电（DC）。
分立元件（discrete components） 独立制造的基本功能元件，如晶体管、电阻、电容、电感、二极管等。与可集成在单一衬底上的功能元件不同。
失真（distortion） 一种因信号模式受损或扭曲而产生的干扰类型。在极端情况下，失真会严重到向接收方传递错误数据。
掺杂剂（dopant） 添加到半导体中以改变其电导率的化学杂质。也称掺杂物（doping agent）。
掺杂（doping） 半导体制造中的一项技术：将化学元素添加到硅晶圆中，赋予晶体管子组件特殊的导电特性，使其能更好地控制电流流动。
漏极（drain） 电流从晶体管输出的端子。
DRAM（动态随机存取存储器） 一种 RAM，充当 CPU 的短期存储器，使其能够快速访问和处理信息。DRAM 比 SRAM 容量更大，但速度总体较慢。
干法刻蚀（dry etching） 一种去除工艺，使用等离子体去除不再需要的光刻胶材料。
EDA（电子设计自动化） 一类用于设计集成电路和其他电子系统的软件工具。也称 e-CAD 或电子计算机辅助设计。
电荷（electric charge） 由质子、电子等亚原子粒子所携带的物质基本属性。质子与电子的数量之比决定了物体的整体带电情况。
电流（electric current） 电子等带电粒子在空间或导电材料中沿同一方向流动所形成的电流。
电场（electric field） 围绕带电粒子的物理场，可对其他带电粒子施加力。也简称为「场（field）」。
电势（electric potential） 对物体在某一时刻带电状态的度量。带正电的物体被认为比带负电的物体电势更高。与电势差（potential difference）密切相关，后者衡量两个不同物体之间的电荷差异。
电能（electrical energy） 从电荷运动中获取的能量。
电阻（electrical resistance） 材料阻碍电流通过的难易程度。绝缘体电阻高，导体电阻低。与电导率相反。
电信号（electrical signal） 携带或编码信息的一系列电脉冲。在数字电子学中，由 1 和 0 组成的二进制计算机序列构成独特的模式，将信息从电路的一部分传送到另一部分。也称数据信号（data signal）或简称信号（signal）。
电可擦除可编程只读存储器（EEPROM） 一种只读存储器（ROM），无需 UV 光工具即可擦除，但每次只能修改 1 个字节，擦除和重新编程的速度相对较慢。
电（electricity） 由电荷运动产生的一种能量、或一组物理现象。严格说它并不是一个「东西」，而是用来描述电荷与电流之间关系的术语。
电化学沉积（ECD） 一种在半导体制造过程中将薄膜沉积到硅晶圆表面的沉积技术，用于在导电衬底上生成厚金属层。也称电镀（electroplating）。
电极（electrode） 用于连接电路金属与非金属部分的导体。例如构成电池两端的带正电阴极和带负电阳极。
电磁力（electromagnetic force） 自然界四种基本力之一。它支配带电或带磁极粒子之间的相互作用，负责异性电荷相吸、同性电荷相斥。
电磁干扰（EMI） 由随机环境扰动引起的信号干扰。
电磁频谱（electromagnetic spectrum） 按波长和频率分类的模拟信号的广泛范围。
电磁学（electromagnetics） 研究电场物理特性及其相互作用的学科。
电动势（EMF 或 E） 两个电荷不等的点之间的电张力，以伏特（V）计量。两点间电荷差越大，它们之间的电压就越大。类似一种把电流沿导线推动的「电的水压」。也称电压（voltage）或电势差（potential difference）。
电子（electron） 一种带负电的亚原子粒子，可以自由存在，也可以绕原子核运转。
电子束（E-beam）光刻（electron beam lithography） 一种特殊的光刻技术，使用电子束代替普通光源在晶圆表面刻蚀图案。
电子迁移率（electron mobility） 电子在电场作用下穿过金属和半导体的天然能力。
电子数值积分计算机（ENIAC） 第一台可编程、电子式、通用数字计算机。由 J. Presper Eckert 和 John Mauchly 于 1946 年在宾夕法尼亚大学发明，基本上是一个塞满真空管的巨大房间，占地近 1800 平方英尺，重约 50 吨（U.S. Army，1947）。
发射极（emitter） 信号进入双极结型晶体管的端子，类似于 MOSFET 晶体管中的源极。
仿真（emulation） 一种验证方法：将新电路设计烧录到 FPGA 仿真器中，以便在真实环境中对其进行测试和观察。
封装（encapsulation） 使用表面贴装技术（SMT）将裸片安装到 IC 封装外壳上，并用封装化合物或模塑底部填充料将其密封，形成完整裸片-封装组件的工艺。
环氧树脂裸片贴装（epoxy die attach） 一种常见的裸片键合工艺，使用专用树脂作为连接黏合剂。
EPROM（可擦除可编程只读存储器） 一种只读存储器（ROM），可多次擦除和重写，但需要使用专用 UV 光工具，过程较为繁琐。
极紫外（EUV）光刻（EUV lithography） 一种特殊的光刻技术，使用极紫外光代替传统光源在晶圆表面刻蚀图案。其波长比其他光源小得多，因此可以刻蚀更小的特征尺寸。
晶圆厂（fab） 制造集成电路和其他电子器件的半导体制造工厂。也称代工厂（Foundry）。
轻晶圆厂模式（fab-lite model） 一种半导体商业模式：Intel 或 Samsung 等整合器件制造商（IDM）生产部分自有芯片，同时将一部分产品的制造外包出去。
无晶圆厂设计公司（fabless design companies） 只设计芯片、不自行制造的半导体公司。
失效分析（failure analysis） 一种监控生产并系统地分析低性能或关键失效的方法，目的是推动工艺改进并提升良率。
失效分析工程师（failure analysis engineer） 负责监控生产并系统地分析低性能或关键失效、以推动工艺改进并提升良率的工程师。
联邦通信委员会（FCC） 严格监管哪些频段（band）可用于何种通信类型的政府机构，以防止信号相互干扰。
场效应晶体管（FET） 一种通过电场控制栅极的晶体管，由源极、栅极和漏极三部分组成。
滤波器（filter） 一种电子元件，允许预期频率的信号进入系统，阻止非预期频率的信号进入。
鳍式场效应晶体管（FinFET） 一种具有凸起栅极结构、在沟道三面包围沟道的场效应晶体管，对电流流动的控制能力更强，功耗更低，漏电流更少。
倒装芯片键合（flip chip bonding） 倒装芯片封装中的工艺：将裸片翻转后焊接到球栅阵列或直接焊接到 PCB 上，在芯片表面积内形成互连，提升整体系统速度。
布图规划（floor planning） 后端设计流程中的一个阶段：物理设计工程师决定每个模块应在整体系统中的位置。
飞线连接（flywire connection） 半导体行业早期演进阶段中用于连接晶体管的金属导线。
外形尺寸（form factor） 设备的尺寸、形状和面积。
形式验证（formal verification） 一种验证方法，用数学推理和证明代替仿真，验证 RTL 设计能否实现预期功能。
代工厂（foundry） 专门从事半导体制造的公司。该术语也指半导体制造工厂本身。也称晶圆厂（fab）。
FPGA（现场可编程门阵列） 一种可由客户或设计者在芯片制造完成后进行配置或编程的专用集成电路。
频率（frequency） 模拟信号波在固定时间内完成上下振荡循环（即自我重复）的次数。
频段（frequency band） 用于特定用途或应用的一定范围的频率。也称带宽（bandwidth）或信道（channel）。
前端设计（front-end design） 半导体设计流程中的一步：收集系统需求，开发并验证详细的电路原理图，然后进入后端设计。常称为 RTL 设计。
前端制造（front-end manufacturing） 封装和组装之前的多步骤工艺，将电路图案刻蚀到硅晶圆上，并通过全局和局部互连将各组件相连。也称晶圆制造（wafer fabrication）。
金属前道（FEOL） 前端制造流程中晶体管直接刻蚀到晶圆本身的部分。也称「前金属」阶段。
前端总线（FSB） 将 CPU 连接到北桥（Northbridge）的总线接口，而北桥再连接到对性能要求最高的组件，如存储器和图形模块。
功能验证（functional verification） 一种使用
功能元件（functional components） 集成并制造在单一衬底上的基本元件，如晶体管和电阻。与必须单独制造的分立元件不同。
功能扩展（functional scaling） 在特征尺寸和制造工艺节点不变的情况下，通过最大化给定一代芯片技术内的利用率来获得性能提升。
增益（gain） 信号经过放大器等电子元件后变得更大、更强的现象。
砷化镓（GaAs） 由镓和砷制成的一种半导体化合物，用于制造电子器件。虽然比硅更脆、更难制造，但常用于手机中的高频信号处理，以及激光和照明系统中的发光二极管等专门用途。
氮化镓（GaN） 由镓和氮制成的一种半导体化合物，用于制造电子器件。虽然比硅更脆、更难制造，但可用于高效率功率晶体管、射频（RF）组件、激光、光子学和发光二极管等专门用途。
栅极（gate） 晶体管中位于源极与漏极之间的基底部分。它保护沟道，并决定是否让信号通过。
全环栅晶体管（GAA） 一种具有凸起栅极结构、在沟道四面全包围沟道的场效应晶体管，对电流流动的控制能力更强，功耗更低，漏电流更少。
栅极长度（gate length） 晶体管内源极与漏极之间的距离。
GDS II（图形数据系统） IC 设计周期结束时，用于向晶圆厂发送成品设计的标准化文件格式。
几何缩放（geometric scaling） 通过缩小整代集成电路的特征尺寸和晶体管栅极长度来实现性能提升。
锗（germanium） 一种用于制造电子器件的半导体元素（周期表上的 Ge32）。早期曾用于制造晶体管，后被更便宜、性能更高的硅晶体管取代。如今仍用于高频、高功率器件以及部分音频电子产品。
全球移动通信系统（GSM） 全球通信网络的主要标准。GSM 基于时分多址（TDMA）技术构建。
石墨烯（graphene） 一种厚度仅有 1 个原子的超强材料。石墨烯有望解决硅所面临的量子隧穿问题。
图形处理器（GPU） 一种以驱动电子设备图形和 3D 视觉处理著称的特殊处理器。与 CPU 不同，GPU 使用并行处理（parallel processing）执行运算。
机械硬盘（HDD） 由磁盘和读写磁头组成的二级存储器，可永久存储数据。
硬件抽象层（hardware abstraction layer） 宏观系统栈中提供软硬件接口的一层。
硬件加速器（hardware accelerator） 为特定计算任务优化的专用硬件模块或电路。也简称「加速器（accelerator）」。
硬件描述语言（HDL） 用于描述 IC 和电子系统物理结构的专用计算机「编程」语言。VHDL、Verilog 和 SystemVerilog 均是被广泛使用的 HDL。
硬件层（hardware layer） 宏观系统栈中包含构成电子系统基础的核心处理硬件和电路的一层。
哈佛架构（Harvard architecture） 一种理论宏架构，将指令和数据解析至两个独立的存储器组，每种输入类型各有一条专用总线。
赫兹（Hz） 时钟频率的基本单位。等于每秒一个时钟周期。
异构集成（heterogeneous integration） 一种系统集成策略：将多个芯片集成在同一块 PCB 上或同一封装内。
高带宽内存（HBM） 一种 2.5D 存储器件结构，将核心逻辑分为独立部分，将存储器裸片叠放在其中一部分之上，另一部分独立放置。
高通滤波器（high pass filter） 只允许高于特定频率的信号通过的滤波器。
高性能计算（HPC） 使用超级计算机或计算机集群提供更高处理速度的实践。
高层综合（HLS） 硅芯片设计流程中的一个阶段：将以 VHDL 或 Verilog 等 HDL 编写的 RTL 设计转换为可供后端物理设计使用的设计网表。这一阶段标志着前端设计的结束和后端设计的开始。
黄仁勋定律（Huang's Law） NVIDIA CEO 黄仁勋（Jensen Huang）的观察：自 2012 年以来，GPU 的 AI 处理能力每年翻一番。
人脑项目（HBP） 一个旨在增进对神经科学和计算的理解的知名研究项目。
混合存储立方体（HMC） 一种 3D 存储器件结构，将 DRAM 存储芯片垂直叠放在逻辑器件之上，并通过硅通孔（TSV）相互连接。
I/O 控制器中枢（ICH） 北桥（Northbridge）与南桥（Southbridge）之间的接口。
I/O 密度（I/O density） 单位裸片表面积上 I/O 互连的密度。更高的 I/O 密度可减少信号或信息在电子系统各部分之间传输所需的处理时间，并可在堆叠裸片配置中节省宝贵的硅片面积。
芯片封装（IC packaging） 用来保护内部电路或半导体器件的专用外壳，通常由塑料或陶瓷材料制成。
杂质（impurities） 添加到半导体中以改变其电导率的化学杂质。也称掺杂剂（dopant）。
电感（inductor） 利用磁场调节电压并控制电流流动的器件。通常以分立元件的形式出现在电源供应器中。
标记（inking） 用黑点标记缺陷裸片以便将其丢弃、或若仍具有部分功能则以折扣价出售的工艺。
指令流水线（instruction pipelining） 一种将较长工作流程分解为较小并行子任务来加速任务的方法，可在不增加额外工艺流程的情况下提升处理速度。
指令集架构（ISA） 定义给定系统必须能够执行哪些类型指令的宏架构。
绝缘体（insulator） 电导率低、不易让电流通过的材料。
集成电路（IC） 把许多晶体管和其他功能元件集成在单块衬底（半导体基底材料）上而形成的电子电路。集成电路由德州仪器的 Jack Kilby 与仙童半导体的 Robert Noyce 于 1960 年代发明。
整合器件制造商（IDM） 自行设计、制造并销售集成电路的半导体公司。
互连（I/O） 将系统各独立部分连接在一起的连接点。在给定 IC 内，「前金属」局部互连可在电路基层形成逻辑门和其他核心电路；更高层级的「后金属」全局互连则将芯片更大范围的部分相互连接。系统互连可通过 IC 封装将整个芯片连接到系统其余部分。
干扰（interference） 可降低信号精度、导致数据丢失、精度问题或潜在系统故障的物理扰动。常见的干扰形式包括噪声（noise）、串扰（crosstalk）、失真（distortion）和损耗（loss）。
中介层（interposer） 位于基底衬底之上的中间衬底，充当两个或多个裸片之间以及裸片与系统其余部分之间的连接桥梁。
离子注入（ion implantation） 掺杂过程中将掺杂剂或杂质射入晶圆表面以下的部分。也称「离子引入（ion introduction）」。
电离辐射（ionizing） 具有足够能量从原子和分子中剥离电子的电磁辐射。这是核电站所发出的那种危险辐射，对人体危害极大。
焦耳定律（Joule's Law） 描述功率、电压、电流三者关系的方程。以 1840 年发现它的英国物理学家詹姆斯·普雷斯科特·焦耳命名。功率（P）= 电压（E）× 电流（I）。
内核（kernel） 计算机操作系统核心的一个计算机程序，位于操作系统与硬件之间。
动能（kinetic energy） 一种来自运动的能量，也就是运动的能量。
发光二极管（LED） 一种特殊的半导体器件，当电流通过时会发光。
线路良率（line yield） 顺利完成晶圆探测而未被淘汰的晶圆数量的测量值。也称「晶圆良率（wafer yield）」。
III-V 族元素（III-V elements） 元素周期表第 III 族和第 V 族中的元素。此类元素特别适合制造半导体和电子器件。硅、锗和砷化镓均属此类。
逻辑设计（RTL 设计） 基于布尔逻辑门的数字计算机基本电路设计。也称 RTL 设计。
逻辑设计工程师（logic design engineer） 负责使用寄存器传输级（RTL）设计语言设计电路核心逻辑和功能，以实现系统架构师（system architect）设想的工程师。
逻辑器件（logic device） 为特定应用定制设计的集成电路。SIA 框架中的逻辑 IC 细分涵盖所有非微组件数字逻辑，包括专用集成电路（ASIC）、现场可编程门阵列（FPGA）以及更通用但特定应用的数字逻辑器件。
逻辑门（logic gate） 由晶体管构成的单元，对输入数据信号应用布尔逻辑，并阻断或放行输出信号至系统中的下一个逻辑门。共有七种类型的逻辑门——与（AND）、或（OR）、异或（XOR）、非（NOT）、与非（NAND）、或非（NOR）和同或（XNOR）。
损耗（loss） 一种因多种原因导致能量散逸到环境中的干扰类型。三种损耗类型包括电阻损耗（resistive loss）、介电损耗（dielectric loss）和辐射损耗（radiation loss）。
低通滤波器（low pass filter） 只允许低于特定频率的信号通过的滤波器。
机器学习（machine learning） 一种使用算法分析和学习数据模式、提升计算机自适应和改进能力的计算方法。它是人工智能（artificial intelligence）更广泛领域的一部分。
宏架构（macroarchitecture） 用于定义整个芯片系列的高层规则和结构准则，描述指令从程序员传达到计算机的方式。也称指令集架构（ISA）。
矩阵（matrix） 用于机器学习计算的大型数字阵列。
存储器（memory） 一种主要功能是为更大系统的处理中心存储数据和信息的电路。
非易失性存储器（non-volatile memory） 可在断电状态下永久保存数据的存储器。
存储层次结构（memory hierarchy） 按与核心系统处理器的距离组织的顺序存储器结构。从最近到最远依次为：CPU 寄存器、高速缓存、RAM 工作存储器、ROM 长期存储器，以及鼠标和键盘等外部互连。
金属氧化物半导体场效应晶体管（MOSFET） 一种通过电压控制栅极的场效应晶体管，由源极、栅极和漏极三部分组成。
微组件（micro components） 所有可插入其他系统用于计算或信号处理的非定制数字器件，如通用数字子组件。包括微处理器、微控制器和数字信号处理器（DSP）等。
微机电系统（MEMS） 利用半导体制造技术制造的、在微观尺度上操纵齿轮或杠杆的微型机械器件。
微架构（microarchitecture） 描述高层宏架构或特定指令集架构（ISA）如何实际落地到硬件中的架构层级。
微控制器（microcontroller） 执行特定功能并将存储器和 I/O 连接集成在单一芯片上的计算机处理器。微控制器比微处理器更小、功能更有限，可作为简单操作的即插即用计算能力。
微米（micron） 百万分之一米。
微处理器（MPU） 执行通用计算功能、需要外部总线连接存储器和其他外围组件的计算机处理器。
微波（microwaves） 电磁频谱上位于特定频率范围内的一组特殊模拟「波」信号。微波频率高于无线电波，但低于红外线和可见光。
中间件层（middleware layer） 宏观系统栈中包含后端应用框架和驱动给定软件程序的软件逻辑的一层。
混合信号器件（mixed-signal device） 同时包含数字和模拟电路的电子器件。
调制解调器（modem） 一种同时具备调制器和解调器功能、可同时执行调制和解调算法的器件，能够快速完成模数和数模信号之间的转换。
调制（modulation） 通过改变模拟载波信号的频率或振幅，将数字信息编码进去的过程。调制使数字信息能够以无线方式传输。
调制器（modulator） 用于将数字信息编码到模拟载波信号中的器件。与解调器（demodulator）相对。
模塑底部填充料（molded underfills） 用于在 IC 封装中封装完成裸片、形成完整裸片-封装组件的特殊材料。
分子束外延（MBE） 一种在半导体制造过程中将薄膜沉积到硅晶圆表面的物理沉积技术，属于物理气相沉积（PVD）的一种。
单片集成（monolithic integration，也称同质集成） 一种系统集成策略：将多个功能模块集成在单一集成电路上，生成称为片上系统（SoC）的完整功能系统。
摩尔定律（Moore's Law） Intel 创始人 Gordon Moore 于 1965 年的预测：微芯片上可容纳的晶体管数量每两年翻一番，而计算机成本同期减半。
多芯片模块（MCM） 一种将多个裸片集成到单一封装中的封装结构。与同时支持水平（2D）和垂直（2.5/3D）集成的系统级封装（SiP）不同，多芯片模块为 2D 结构，所有模块连接到同一底层封装衬底。
多核架构（multi-core architecture） 一种结合多个计算核心以处理更复杂任务、运行更繁重应用的处理器结构。
多址接入标准技术（multiple access standard technology） 一种允许服务提供商通过同一基站或给定带宽路由多路通话的技术。
复用（multiplex） 通过单一通信信道或带宽同时传输多条消息或数据信号。
N 型半导体（N-type semiconductor） 经过掺杂工艺处理后含有额外电子的半导体材料块。
NAND 闪存（NAND flash memory） 一种可擦除信息、可按块（而非每次 1 字节）写入数据的 EEPROM，工作速度明显快于 EPROM，是当今电子设备存储数据的主要 ROM 类型。
纳米（nm） 衡量微电子器件特征尺寸的基本单位。等于十亿分之一米。
纳米片晶体管（nanosheet transistor） 一种具有凸起栅极结构和宽「片状」沟道的 GAA 场效应晶体管。
纳米线晶体管（nanowire transistor） 一种具有凸起栅极结构和细「线状」沟道的 GAA 场效应晶体管。
网表（netlist） 列出电路中所有电子元件、以及它们彼此连接的所有节点的详细清单。它由前端设计中编写的寄存器传输级（RTL）代码导出，用于指导后端物理设计。
神经形态计算技术（neuromorphic computing technology） 一种模拟神经系统等生物处理中心的技术，旨在创建新的计算范式。
神经晶体管（neurotransistor） 可同时存储和处理信息、大幅提升处理速度，并展示出类似人脑可塑性和学习特性的晶体管。
中子（neutron） 与质子一同存在于每个原子核中的不带电亚原子粒子。其质量与质子大致相同。
NMOS 晶体管（NMOS transistor） 由两个 N 型半导体夹持一个 P 型半导体构成的晶体管。
噪声（noise） 一种干扰类型，当不属于目标信号的能量干扰正在传输的信号时即会发生。
非易失性（non-volatile） 无需电源即可存储数据的存储器属性。
北桥（Northbridge） 通过前端总线（FSB）将 CPU 连接到对性能要求最高的组件（如存储器和图形模块）的总线接口。
欧姆（Ω） 电阻的基本单位。衡量电路中对电流流动的阻碍程度。
开源（open source） 无需缴纳许可费即可用于独特产品或服务的公开标准或技术。在硬件领域，RISC-V 等开源 ISA 可作为设计团队构建电路的基础宏架构；在软件领域，GitHub 等工具可轻松获取其他用户和开源软件公司开发的开源软件。
开放系统互连模型（OSI model） 连接与电信领域中用于描述电子设备和网络系统内部工作原理的概念框架。
光子芯片（optical chips） 以光和光子作为电子器件内部及器件间主要信号载体的电路。
光互连（optical interconnects） 用于芯片间数据传输和通信的互连技术，是传统铜线布线的有力替代方案。
光收发器（optical transceiver） 一种特定的光子集成电路（PIC），供数据中心使用，可比铜缆更高效地在更远距离上传输信息。
光电子器件（optoelectronics） 产生和接收光波的半导体器件。
或门（OR gate） 一种逻辑门，只需满足两个输入条件之一即允许信号通过。
OSAT（外包封装测试供应商） 专注于后端制造封装、测试和装配业务的半导体公司。由于劳动力成本优势显著，
振荡器（oscillator） 任何发射信号的器件。在无线电子学中，振荡器是产生 RF 波信号的源头，这些信号被用作传输信息的「载波」。
OSI 系统栈（OSI system stack） OSI 模型中七个层次，代表从内到外的抽象层。从硬件到用户，栈的各层依次为物理层（physical layer）、数据链路层（data link layer）、网络层（network layer）、传输层（transport layer）、会话层（session layer）、表示层（presentation layer）和应用层（application layer）。
氧化（oxidation） 将晶圆在炉中与氧化气体一同加热的工艺，有助于在晶圆表面沉积薄膜材料层。
P 型半导体（P-type semiconductor） 经过掺杂工艺处理后少了一个电子的半导体材料块。
封装-裸片组件（package-die assembly） 封装工艺完成后的最终产品，由 IC 封装包裹的成品裸片组成。
封装供应商（packaging suppliers） 大多位于东亚地区。
焊盘（pads） 电路板或集成电路上用于焊接、引线键合或芯片安装等用途的指定区域。
并行接口（parallel interface） 在两个组件之间并行铺设多条导线、同时传输多位数据的互连。DDR（双倍数据率总线）和 PCI（外围组件接口总线）均属此类。
并行处理（parallel processing） 一种将较复杂问题分解为更小组成部分的计算形式。
参数测试（parametric testing） 一种在测试电路结构上测量若干关键电路参数的测试方法，用于确保晶圆制造工艺按预期运行。
寄生效应（parasitics） 来自其他组件的非预期干扰。当组件过于密集时易出现此类问题。
图案化（patterning） 在半导体制造过程中对晶圆表面材料进行塑形或改变的一系列工艺的总称。
外围总线（peripheral buses） 性能较低的非北桥总线接口，如以太网（Ethernet）、USB、PCI、BIOS 等。
光刻（photolithography） 一种关键制造工艺：让电子束、紫外光等特殊能量源穿过一张或一系列光掩模，把电路图案印制到硅晶圆表面，从而构成一个个裸片。光刻在一种昂贵的机器——光刻机（stepper）中完成。
光掩模（photomask） 光刻工艺中用于将图案和电路特征刻蚀到晶圆上的半透明薄板。专用光源穿过光掩模（其作用类似模板），与下方晶圆表面涂覆的光刻胶发生反应。也简称「掩模（mask）」。
光子集成电路（PIC） 在光纤通信、激光雷达（LIDAR）等光学传感应用领域执行光学功能的芯片。
光子优化嵌入式微处理器（POEM）项目 由 DARPA 资助的光子芯片技术商业化项目。
光刻胶（photoresist） 光刻工艺中使用的一种化学物质，遇光会分解。将活性光源照射到光刻胶上，可按照光掩模的形状在晶圆表面刻蚀电路图案。
物理设计（physical design） 将前端设计经过后端设计流程多个阶段推进直至可以制造的多步骤流程。
物理设计工程师（physical design engineer） 负责将前端设计经过后端设计流程多个阶段推进直至可以制造的工程师。
物理层（PHY 层） OSI 模型的第一层（Layer 1），也是宏观系统栈的第二层（Layer 2）。数据本身（一串 1 和 0）在此层被传输到底层处理硬件。
物理气相沉积（PVD） 一类在半导体制造过程中将薄膜沉积到硅晶圆表面的沉积技术。PVD 工作温度明显低于 CVD，且所用镀层材料为气态。
布局布线（place-and-route） 后端设计流程中的一个阶段：物理设计工程师确定所有电子组件的精确位置，并整合所需的全部连线。
平面制造工艺（planar manufacturing） 一套让企业能够在同一块衬底（硅晶圆）上、同时制造成千上万个集成电路的制造方法与工艺。平面制造由仙童半导体的 Jean Hoerni 于 1960 年代发明。
平台层（platform layer） 宏观系统栈中包含由内核（kernel）和设备驱动程序（device driver）支撑的操作系统的一层。
PMOS 晶体管（PMOS transistor） 由两个 P 型半导体夹持一个 N 型半导体构成的晶体管。
后金属循环工艺（post-metal cycling） 晶圆制造工艺中后道（BEOL）阶段反复使用的一套沉积、图案化、去除和物理特性改变工艺。在此阶段，通常由铝或铜制成的金属互连材料被层叠沉积，层间以介电材料隔离，从而在各组件及更宽范围的系统电路之间形成金属互连。
电势差（potential difference） 两个电荷不等的点之间的电张力，以伏特（V）计量。两点间电荷差越大，它们之间的电压就越大。类似一种把电流沿导线推动的「电的水压」。也称电压（voltage）或电动势（electromotive force）。
功率（power） 电路把电流转化为某种有用能量时所做的功。
电力转换器（power converter） 一种在交流电（AC）和直流电（DC）之间，或在同类型电流之间进行转换以调节电压的器件。
功率密度（power density） 单位体积输出功率的量度。该指标与电路能够散热的量密切相关，在晶体管尺寸缩小时可能成为处理器性能的瓶颈。
电源分配网络（PDN） 由金属平面、电压调节器和电力转换器组成的网络，将电荷和电压从电源传输到集成电路或电子系统的各个处理中心。
电源工程师（power engineer） 负责构建稳健的电源分配网络的工程师，包括电压调节器、电力转换器和金属平面，确保电源被输送到需要的地方，同时保证系统中任意点的电压既不过高也不过低。
电源完整性（power integrity） 衡量整个系统中电压流动质量的指标。
电源管理集成电路（PMIC） 负责调节系统或器件中电源和电压的集成电路类型。
电源管理单元（PMU） 调节电子系统内电源和电压的微控制器。
前金属循环工艺（pre-metal cycling） 晶圆制造工艺中前道（FEOL）阶段使用的一套沉积、图案化、去除和物理特性改变工艺，在此阶段晶体管被直接刻蚀到晶圆本身。
主存储器（primary memory） 计算机的主工作存储器。主存储器访问速度更快，但容量有限，通常比二级存储器贵。
印制电路板（PCB） 一种层压板，可将集成电路和其他电子元件焊接并连接在一起，为整个系统提供机械支撑。
PROM（可编程只读存储器） 一种可在制造后编程、但一旦编程便无法更改的只读存储器（ROM）。
质子（proton） 与中子一同存在于每个原子核中的带正电亚原子粒子。其质量与中子大致相同。
纯代工厂（pure-play foundries） 只从事半导体制造、不自行设计芯片的半导体公司。
量子计算（quantum computing） 一个计算领域，利用量子比特（qubit）的叠加态，结合量子纠缠（quantum entanglement）——即两个粒子跨越距离相互关联——执行远比现代计算机更复杂的计算。特别适合密码学、机器学习、大数据、医学和材料科学等应用领域。
量子纠缠（quantum entanglement） 两个粒子跨越距离相互关联的现象。纠缠是量子计算机用来执行远比现代计算机更复杂计算的关键现象。
量子优越性（quantum supremacy） 按量子物理定律运行的量子计算机在特定任务上超越按经典物理（如 Isaac Newton 运动定律）运行的经典计算机的时刻。
量子晶体管（quantum transistor） 利用量子隧穿和量子纠缠的力量来处理和存储信息的晶体管。
量子隧穿（quantum tunneling） 一种量子现象：电子可以在物理势垒一侧消失并出现在另一侧。
量子比特（qubit） 一种量子计算单元，在任意给定时刻可同时处于 0、1 或两者叠加的状态。
辐射（radiation） 以电磁波形式发射或传输能量的过程。
辐射损耗（radiation loss） 一种因系统密封问题而产生的损耗干扰类型。
射频（RF） 电磁频谱上位于特定频率范围内的一组特殊模拟「波」信号。通常用于广播、组网和无线通信。
随机存取存储器（RAM） 允许处理器既能读取或「获取」输入数据，又能向存储器写入或「输出」数据的存储器。RAM 用作运行程序和在 CPU 附近临时存储数据的工作存储器，便于快速访问。
快速热退火（rapid thermal annealing） 一种物理特性改变制造工艺，通过将硅晶圆短暂加热至极高温度来激活掺杂剂。
只读存储器（ROM） 只能编程一次、不易重新用于其他用途的非易失性存储器。ROM 用于永久数据存储。
接收器（receiver） 接受或接收电信号的器件。
精简指令集计算（RISC） 一种使用标准、较短单时钟周期指令的 ISA 类型。
参考时钟（reference clock） 数字处理器用于协调不同功能模块处理工作、确保整个系统时序正确的时钟。也简称「时钟（clock）」。
寄存器（register） CPU 与系统其余部分之间数据流进出的物理入口和出口。每个 CPU 有固定数量的寄存器供数据流动，典型寄存器容量为 8 位、16 位、32 位或 64 位「宽」。
寄存器传输级（RTL） 一种使用寄存器和逻辑运算符对数字电路设计建模的低级设计抽象。也称逻辑设计（logic design）。
去除工艺（removal processes，制造用） 在半导体制造过程中从晶圆表面去除称为薄膜材料的一系列工艺的总称。
电阻损耗（resistive loss） 一种因传输线电导率问题而产生的损耗干扰类型。
电阻器（resistor） 用于阻碍电流在电路中流动的器件。
射频集成电路（RFIC） 一种用于发射和接收无线射频（RF）信号的特定电路。
划片槽（scribe line） 裸片之间的间隔空间，为晶圆加工结束及前端制造工艺完成后晶圆切割时的锯切留出空间。
二级存储器（secondary memory） 只能通过互连和中间件访问的较慢存储器。也称备份存储器（backup memory）或辅助存储器（auxiliary memory）。
半导体（semiconductor） 导电能力介于绝缘体与导体之间的材料。这种均衡的导电特性，使半导体特别适合在电子器件中控制和操纵电流。
半导体行业协会（SIA） 成立于 1977 年的一家领先半导体行业协会与游说团体。它对行业的关键动态与趋势进行深入、整体的分析。
半导体 IP 公司（semiconductor IP companies） 设计并授权通用模块和单元库的半导体公司，供电路设计师用于生成更复杂的设计。
半导体价值链（semiconductor value chain） 从最初的客户需求出发，历经芯片设计、制造、封装、组装、系统集成，直到最终产品交付，最终产出成品半导体的一连串增值活动。
传感器（sensor） 检测热量或压力等现实世界输入并将其转换为电信号的器件。有源传感器需要外部电源，无源传感器无需电源即可工作。
串行接口（serial interface） 通过单根导线在两个组件之间每次传输一位数据的互连，但速度远高于并行接口。PCIe（PCI Express 总线）、USB（通用串行总线）、SATA（串行高级技术附件总线）和以太网总线均属此类。
串行处理（serial processing） 一种执行任务速度极快但只能依次按序完成指令的计算形式。
联合流片（shuttle run） 代工厂同时生产多个客户设计的一次制造运行。
信号压缩（signal compression） DSP 用于压缩发送给定信息所需带宽的技术和算法。
信号完整性（signal integrity） 衡量电信号质量的指标。
信号完整性工程师（signal integrity engineer） 负责进行电磁仿真和分析、在问题出现之前识别并解决潜在信号完整性问题的工程师。
硅石（silica，即二氧化硅） 一种被熔化后铸成圆柱形硅锭、继而切割成薄片、形成未加工晶圆的化合物。
硅（silicon） 用于制造绝大多数集成电路和电子器件的一种半导体元素（周期表上的 Si14）。它便宜又丰富，约占地壳的 30%。
硅周期（silicon cycle） 半导体行业营收和公司估值从高点到低点的一个波动周期。该术语用于描述半导体行业年营收波动剧烈的高度周期性特征。
硅锗（SiGe） 一种潜在的新型沟道材料，有望缓解电子迁移率问题。
焊球（solder balls） 将裸片连接到衬底或 PCB 的金属球。也称「晶圆凸点（wafer bumps）」。
固态硬盘（SSD） 使用相互连接的 NAND 闪存芯片代替磁盘的二级存储器，可永久保存数据。
源极（source） 电流进入晶体管的端子。
南桥（Southbridge） 通过 I/O 控制器中枢（ICH）将北桥连接到以太网、USB 等所有低优先级组件和接口的总线接口。
脉冲神经网络（SNN） 模拟人脑神经元网络结构的神经网络。
溅射气体（sputtering gas） 在半导体制造沉积过程中，用于从溅射靶材上敲离原子以在晶圆表面形成薄膜的专用气体。
溅射靶材（sputtering target） 在半导体制造沉积过程中用于在晶圆表面形成薄膜的材料。它被放置在真空室（vacuum chamber）中晶圆对面，由溅射气体轰击，将靶材原子从表面敲落沉积到晶圆表面。
SRAM（静态随机存取存储器） 一种 RAM，充当 CPU 的短期存储器，使其能够快速访问和处理信息。SRAM 比 DRAM 速度更快，但容量较小。
静态时序分析（STA） 一种常用的仿真方法，用于计算和验证数字电路的预期时序。
光刻机（stepper） 在半导体制造光刻阶段，用于将光掩模与晶圆对准的机器。
应变工程（strain engineering） 一种将给定材料中的原子相互拉伸，使电子更易通过并减少电路散热的工程技术。
强力（strong force） 自然界四种基本力之一。它负责把构成原子核的中子和质子束缚在一起，尽管质子彼此带有同性电荷。
衬底（substrate） 广义上指底层物质或基底层。在电子学中，通常指构成晶圆、用于制造集成电路的半导体基底材料，最常见的是硅。
叠加态（superposition） 量子粒子的一种属性，使其可以同时处于两种状态（在此场景中为 0 和 1）。
表面贴装技术（SMT） 将电子元件贴装到 PCB 表面的一种组装工艺。
同步设计（synchronous design） 一种在所有电路中使用统一「时钟」的设计方法，确保所有信号在正确时间到达电路的相关部分。
系统架构师（system architect） 一位资深工程师，负责基于用户需求或市场需要提出芯片设计的高层构想，并确定将使用哪些技术、材料和组件来构建芯片。
系统总线（system bus） 由数据总线、地址总线和控制总线三种总线接口组成的集合，共同控制信息从 CPU 或微处理器进出的流动。
系统集成（system integration） 把最终的电路或裸片-封装组件装入终端产品或设备的过程。
系统级架构（system level architecture） 一份基于用户需求或市场需要的芯片预期用途的高层概述，以及系统模块、设计技术、材料和组件的粗略蓝图。
片上系统（SoC） 一种将整个系统集成在单一衬底上的集成电路（IC）类型。
系统级封装（SiP） 一种将多个裸片集成到单一封装中的封装结构。与限于 2D 结构、所有裸片连接到同一底层衬底的多芯片模块（MCM）不同，系统级封装（SiP）同时具备水平（2D）和垂直（2.5/3D）结构，部分裸片叠放在其他裸片之上，通过硅通孔（TSV）连接到底层衬底。
系统公司（systems companies） Apple、Google 等终端产品公司，已开始在内部设计自己的定制处理器。
SystemVerilog 一种用于前端设计验证的硬件描述语言。
技术节点（technology node，也称工艺节点或简称节点） 某一代半导体制造技术，包含改进的设备、新材料和工艺提升，使芯片制造商能够制造出晶体管比前代节点更小（以 nm 计）的芯片。
测试台（testbench） 在 FPGA 或 ASIC 验证或仿真过程中使用的专用计算机代码，用于验证给定一组输入所产生的输出是否正确。
薄膜（thin films） 在半导体制造沉积工艺中添加到晶圆表面的材料层。它们构成了后续步骤中可刻蚀电路图案和特征的「基材」。
硅通孔（TSV） 将堆叠裸片彼此连接并与下方衬底相连的垂直互连。
时分多址（TDMA） 一种利用复用技术将通话分割成同步数据块并传输的多址接入标准技术，可最大化利用现有带宽。
走线（tracks） 电路板上用于连接电子系统组件的导电路径。
传递模塑（transfer molding） 使用熔融树脂将已完成的裸片或其他半导体组件封装在 IC 封装中的工艺。
晶体管（transistor） 一种电子开关，能阻止电流通过或允许电流流过。许多晶体管串联在一起构成逻辑门，是数字电子学的基石。
传输线（transmission line） 在整个电子系统中从一处到另一处携带信息的金属线或走线。
发射器（transmitter） 发送或传输电信号的器件。
紫外光处理（UVP） 一种通过将晶圆暴露于紫外光来改变其电特性的物理特性改变制造工艺。
用户界面（user interface） 最终用户与给定系统进行交互的连接点。
UVM（通用验证方法论） 一种验证方式：验证工程师为每个系统模块构建模型，然后将设计输出与该模型进行比对，以判断电路是否按预期运行。
真空室（vacuum chamber） 在半导体制造沉积工艺中用于减少污染颗粒的设备。
真空管（vacuum tube） 一种含有电极、可控制电子流动的玻璃或金属封壳。真空管曾用于 1940 年代 ENIAC 等早期计算应用，但因其易损性很快被晶体管取代。至今仍用于微波炉和音频设备等特定应用场合。
验证工程师（validation engineer） 使用设计规则检查器（DRC）等 EDA 工具，验证芯片是否已准备好投入制造的工程师。
验证（verification） 使用 SystemVerilog HDL 代码对前端设计进行仿真的验证类型，验证设计在任何可能的条件下都能按预期工作。
验证工程师（verification engineer） 负责验证前端设计将按预期运行的工程师。
Verilog 一种用于前端数字设计的硬件描述语言。与 VHDL 类似，但更新，基于 Ada 和 Pascal 编程语言。
VHDL 一种用于前端数字设计的硬件描述语言。与 Verilog 类似，但基于 C 编程语言。
通孔结构（via structures） 将裸片表面不同层级的组件相互连接的垂直方向金属互连。
VLSI（超大规模集成） 设计包含极大数量功能元件（数百万个晶体管）的集成电路的工艺。
易失性存储器（volatile memory） 只有在通电状态下才能存储数据的存储器。
伏特（volt） 电压的基本单位。衡量两点之间因电势差而产生的电压力大小。
电压（voltage） 两个电荷不等的点之间的电张力，以伏特（V）计量。两点间电荷差越大，它们之间的电压就越大。类似一种把电流沿导线推动的「电的水压」。也称电动势（electromotive force）或电势差（potential difference）。
电压调节器（voltage regulator） 一种电源供应元件，旨在在各种环境变化和条件下维持稳定的电压供应。包括直流-直流转换器（DC/DC converter）、电源管理单元（PMU）、降压转换器（buck converter，一种特定类型的直流-直流转换器）、升压转换器（boost converter）和反激转换器（flyback converter）等。
冯·诺依曼架构（Von Neumann architecture） 一种理论宏架构，使用单条总线连接
晶圆（wafer） 用于制造一片片集成电路的圆形薄片半导体材料，最常见的是硅晶体。为便于制造过程中的搬运，晶圆通常有一道硬切边。
晶圆凸点制作（wafer bumping） 一种后端制造工艺，将裸片通过直接焊接在晶圆上的小金属球（或凸点）与其他组件相连。此步骤仅针对特定种类的裸片-封装组件执行。
晶圆切割（wafer dicing） 后端制造工艺：使用金刚石锯将各裸片从完成的晶圆上切割下来，再送往后端设施进行封装和组装。
晶圆制造（wafer fabrication） 在半导体晶圆厂或代工厂中，在平坦的圆形硅晶圆上「印制」出完整集成电路「片」的一套复杂制造工艺。
晶圆级封装（WLP） 在晶圆切割之前开始封装流程的集成电路（IC）封装技术，所得裸片-封装面积更小，约等于芯片本身的尺寸。也称芯片级封装（CSP）。
晶圆探测仪（wafer prober） 在完成最终封装、组装和测试之前对晶圆裸片进行电气测试的器件。
晶圆探测（wafer probing） 前端制造流程末期阶段：称为晶圆探测仪（wafer prober）的器件在最终封装、组装和测试完成之前对晶圆裸片进行电气测试。
晶圆流片（wafer run） 在晶圆厂或代工厂中从晶圆制造到晶圆切割的完整制造流程运行。
晶圆测试（wafer testing） 一种确保每个裸片无缺陷且功能完整的测试方法。晶圆测试使晶圆厂能够识别功能失效的裸片以便处置，测量性能，并追踪重复出现的错误以改进工艺。
瓦特（W） 功率的基本单位。衡量电路中由一伏特「推动」一安培电流时所做的功。
波长（wavelength） 给定光波、射频信号或其他电磁波能量上相邻两个高点或低点之间的距离。在光刻工艺中，光的波长制约了工程师能在晶圆表面刻蚀的图案尺寸。
湿法刻蚀（wet etching） 一种使用液体化学品去除不再需要的光刻胶材料的去除工艺。
引线键合（wire bonding） 裸片通过延伸到封装外围的细导线连接到系统其余部分、与系统形成互连（I/O）的工艺。
世界半导体贸易统计组织（WSTS） 一家领先的非营利组织，负责汇编半导体行业的关键营收与产品类别销售数据。
良率（yield） 用于衡量特定制造工艺或晶圆流片生产成效的统计指标。良率分为线路良率（line yield）和裸片良率（die yield）两种，共同衡量端到端的整体良率。
良率优化（yield optimization） 一套以最大化良率、降低单位制造成本并提升利润率为目标的关键实践、反馈机制和测试流程。