外观
第 2 章 电路基本单元
Circuit Building Blocks
在人们能将一台强大的计算机装进口袋之前，电子电路（circuit）由电路板上许许多多的小元件拼装而成。如果你曾经拆开过一台老式音响或电视机，大概见过那些覆盖着黑色、棕色和银色小方块与圆柱的绿色小矩形板子。这些电路就是用所谓「分立元件（discrete components）」搭建起来的。电子电路的故事，正是从这里开始的……
分立元件——电路的基本单元
所有电子设备，都是由各种分立元件的组合搭建而成的——分立元件是构成电子设备的最小积木块。
尽管构建现代电子产品的元件「乐高积木」种类繁多，但以下五种是最重要、最值得了解的：1. 晶体管（transistor）：晶体管的功能类似电子开关——它能阻止电流通过，也能让电流流过。将许多晶体管串联在一起，处于关（0）和开（1）状态的晶体管开关可以排列成各种模式，用来表示和处理信息。
电阻（resistor）：电阻是由阻碍电流流过的材料制成的器件，用于控制电压（voltage）和电流（current）。
电容（capacitor）：电容是一种储存电能的器件。
电感（inductor）：电感是一种利用磁场来控制电流（current）流动的器件；它以分立元件的形式存在于电源模块中，将电池或交流电（AC）墙插电源转换为低压直流电（DC），为计算机和移动设备供电（Murata, 2010）。电容（capacitor）和电感共同起到调节和稳定电压（voltage）的作用，确保任何部位都不会出现电压过低或过高的情况。电压过低会导致系统无法正常运行；电压过高则可能损坏系统。
二极管（diode）：二极管有点像晶体管，区别在于它不像开关那样可以控制电流的通断，而是只允许电流沿单一方向流动。它本质上充当了电流的单向门或阀门（valve）。你很可能对发光二极管（LED，light emitting diode）已有所了解——它是一种特殊的二极管，能在电流通过时发光，让你在夜晚阅读，也让派对更热闹。
这五种主要元件被用来控制电流的流动。它们既可以是分立的（单独制造），也可以是集成的（在同一衬底（substrate）上制造），尺寸和形态各异。图 2-1 展示了每种元件的示意图。
图 2-1 分立元件
图中英文标注：Light Emitting Diode (LED)＝发光二极管（LED），Resistor＝电阻，Inductor＝电感，Capacitor＝电容，Transistor＝晶体管。
未集成的分立元件之所以被称为「分立」，是因为它们是各自独立制造的，而不是全部在同一片晶圆（wafer）上制造。集成电路（IC）则不同，它由许多「功能」元件集成在单块衬底上构成——衬底是用于制造集成电路的半导体（semiconductor）基底材料，有点像房子的地基，只不过是在微观尺度上（Saint & Saint, 1999）。无需分别制造若干晶体管、电阻、电容和二极管再事后连接，工程师可以利用光刻（photolithography）等专门制造工艺，将电路图案一起刻蚀在同一块芯片（chip），或称裸片（die）上。
一颗先进裸片上可以集成数十亿个独立功能元件，执行与独立制造的分立元件完全相同的功能。关键区别在于：这些元件是与电路其余部分集成在同一衬底上并一同制造的。此外，集成电路可以在同一片晶圆上同时制造出数千乃至数万颗。通过将这些功能元件紧密集成在同一芯片上并同时大批量制造，可以节省功耗（系统更小）、提升速度（密度更高），并缩减面积，从而进一步降低制造单位成本（材料更少、工艺步骤更少）（New World Encyclopedia, 2014）。
更小的系统之所以耗电更少，道理很简单——驱动电流沿更长的导线传输所需的功率，比沿更短的导线传输要大。芯片集成度越高，各功能元件之间的距离就越近，连接它们的互连线和导线也随之更短。尽管上述所有分立元件都很重要，我们将把特别的注意力放在晶体管上。
晶体管
在讨论各类元件时，晶体管总是备受关注，这是有充分理由的——晶体管是现代最重要的发明之一。在晶体管出现之前，计算机是用真空管（vacuum tube）制造的，这种器件体积庞大、效率低下、易于损坏。第一台可运行的数字计算机 ENIAC，就是由数千根真空管以及电容和电阻构成的（Hashagen et al., 2002）。直到 1947 年，William Shockley、John Bardeen 和 Walter Brattain 在 Bell Labs 发明了晶体管，计算机才开始了飞速演进，发展成我们今天看到的微电子产品。这三位科学家因其贡献荣获 1956 年诺贝尔物理学奖（Nobel Prize Outreach AB, 1956）。
图 2-2 中的照片对比了真空管与晶体管的外观差异。真空管（左图）形似灯泡，看起来明显比由金属制成、外部包有保护性塑料封装（package）的晶体管（中图）更为脆弱。ENIAC 由 J. Presper Eckert 和 John Mauchly 于 1946 年在宾夕法尼亚大学发明，基本上就是一整间充满真空管的大房间，占地近 1,800 平方英尺，重达近 50 吨（U.S. Army, 1947）。图 2-3（左）展示了 ENIAC 的实物照片，旁边（右）是 1996 年实现的「ENIAC-on-a-Chip」芯片照片。这颗尺寸仅为 7.44×5.29 平方毫米的芯片旁放着一枚硬币作为参照，直观呈现了半导体行业在数十年间将计算机不断缩小所取得的成就（Hashagen et al., 2002）。真空管目前仍在微波炉和音频设备等少数特定场合使用，但晶体管已经取代它，成为现代电子产品的主要构建单元。图 2-2（右）中的晶体管方框图，展示了早期双极结型晶体管（bipolar transistor）的基极（base）、发射极（emitter）和集电极（collector）三个组成部分。如果在理解晶体管结构时需要参考图示，可以回看图 2-2，我们很快就会详细讨论晶体管的结构。
图 2-2 真空管 vs. 晶体管（Ikeda, 2007）（Reinhold, 2020）
左图为真空管实物照片，中图为晶体管实物照片，右图为晶体管电路符号，其中 (1)＝发射极（emitter），(2)＝集电极（collector），(3)＝基极（base）。
图 2-3 ENIAC vs. ENIAC-on-a-Chip（U.S. Army, 1947）（Hashagen et al. 2002）
晶体管是一种半导体器件，最简单的形式就像一个开关。借助电池或其他电源提供的电压，晶体管控制着一个称为栅极（gate）的结构，从而阻断电流或让其通过。「开」状态（有电流流动）与「关」状态（电流中断）的晶体管所构成的模式，是数字电子学（digital electronics）中二进制计算机语言（binary computer language）的基础。计算机能够将这些 1 和 0 的模式解读为信息（称为信号（signals）），然后对其进行处理、运算和存储。就像电报员用不同的莫尔斯电码脉冲发送消息一样，晶体管通过控制单个电子的流动，使计算机得以处理和存储信息。
晶体管结构
现代晶体管（称为金属氧化物场效应晶体管，即 MOSFET）有三个主要组成部分——源极（source）、栅极和漏极（drain）。源极是电流或信号进入的端口，漏极是信号离开的端口，栅极位于两者之间，决定是否让信号通过（Riordan, 1998）。MOSFET 晶体管中的源极、栅极和漏极，与早期双极结型晶体管中的发射极、基极和集电极相对应。
这三个模块都由硅或其他半导体材料制成。单独存在时，它们并不实用——只要施加足够的电压，电流就会直接通过。神奇之处在于，通过一种叫作掺杂（doping）的工艺对这些模块进行改造。在这个过程中，每个中性模块被注入一种称为掺杂剂（dopants）或杂质（impurities）的材料，这种材料要么多出一个电子，要么少一个电子（Honsberg & Bowden, 2019）。多出一个电子的模块称为 n 型半导体（n-type，负型），少一个电子的模块称为 p 型半导体（p-type，正型）（Sand & Aasvik, 2019）。晶体管可以由夹在两个 p 型半导体之间的 n 型半导体构成（PMOS 晶体管），也可以反过来（NMOS 晶体管）；关键在于，栅极与源极和漏极的电荷类型不同。无论哪种方式，由此形成的装置都已准备好投入工作。
晶体管的工作原理
为便于说明，设想一个由夹在两个 n 型半导体模块之间的 p 型半导体构成的 PMOS 晶体管。虽然源极、栅极和漏极各自要么多一个电子，要么少一个电子，但整体组合在电荷上基本是中性的。在没有电源或电压的情况下，晶体管处于静止状态，没有电子能在系统中流动。幸运的是，电磁力（electromagnetic force）使异性电荷相互吸引，因此若向栅极施加正电压，源极和漏极中的负电子便会被这一电压吸引过来，而栅极中的正电荷则被推开。这就在源漏之间建立起一条称为沟道（channel）的通路，让电子得以流过，从而允许电流通过（Channel MOSFET Basics, 2018）。图 2-4 展示了这一过程的工作原理。
图 2-4 晶体管——结构与工作原理
图中英文标注：Neutral Semiconductor Blocks＝中性半导体模块，Doping＝掺杂，n-Type Semiconductor (Extra Electron)＝n 型半导体（多余电子），p-Type Semiconductor (Missing Electron)＝p 型半导体（缺少电子），Positive Voltage＝正电压，Source (-)＝源极（负），Gate (+)＝栅极（正），Drain (-)＝漏极（负）。
晶体管的工作原理——水流类比
还是有点困惑？别担心。让我们用一个大家都熟悉的例子来帮助理解。把电荷想象成水，把电流——也就是电的「流动」——想象成水在管道中的流动。理论上，我们可以通过改变电压的大小来控制流过栅极的电量，就像转动旋钮来开大或关小阀门一样。这在某些模拟电路（analog circuits）中确实如此，电压和电流都被精确地控制。但在更常见的数字应用中，晶体管只是简单地充当一个开关，阻断或放通电子。这正是我们所熟悉的二进制计算机语言的来源。每个位（bit）对应一个开启的栅极（1）或关闭的栅极（0）。
图 2-5 形象地展示了这一类比。单个「阀门晶体管」可以组合成更高层次的逻辑门（logic gates），如「与门（AND）」和「或门（OR）」，进而用于实现更复杂的逻辑运算（逻辑门的详细内容稍后介绍）。通过开启或关闭数千、数百万乃至数十亿条这样的管道，水流可以产生复杂的模式和序列。计算机的「大脑」随后读取不同的序列，并利用这些指令来保存文件、发送邮件或拍一张自拍。把阀门换成晶体管，把水换成电子，你就得到了一个复杂的电子系统！
图 2-5 晶体管——水流类比
图中英文标注：On＝开，Off＝关，=1＝等于 1（开启状态），=0＝等于 0（关闭状态），OR Gate＝或门，AND Gate＝与门。下方展示了大量「阀门晶体管」组成的阵列，放大镜局部放大显示其中的与门结构。
FinFET vs. MOSFET 晶体管
从 1960 年代 Bell Labs 那些庞大的晶体管，到现代电子产品中肉眼不可见的微型晶体管，晶体管的结构一直处于持续演进之中。晶体管主要分为两大类——双极结型晶体管（Bipolar Junction Transistor，BJT）和场效应晶体管（Field Effect Transistor，FET）。在前面的水流类比中，我们以一种简单的双极结型晶体管作为示例。实际上，双极结型晶体管主要用于功率管理以及无线和音频设备的信号放大等少数特定应用（Electronics Tutorials, 2021）。
除上述有限的应用场景外，大多数现代计算设备都使用场效应晶体管构建。在场效应晶体管家族中，最常见的晶体管类型是 MOSFET（金属氧化物半导体场效应晶体管，Metal Oxide Semiconductor Field Effect Transistor）（Teja, 2021）。MOSFET 于 1970 年代在 Bell Labs 研发，数十年来一直是微电子设计与制造的基石。简而言之，它使用一种称为金属氧化物（metal oxide）的特殊材料将栅极与沟道隔开，并利用电场（通过施加于栅极的电压）在源极与漏极之间形成沟道。你无需理解其背后的物理原理，只需知道这些结构上的差异使 MOSFET 区别于其他类型的晶体管即可。
随着半导体技术的持续演进，工程师们不断探索提升效率的新方法。一代新型器件——FinFET 晶体管（FinFET transistors）——应运而生，在晶体管接近物理极限时帮助缓解了性能挑战。传统 MOSFET 晶体管是二维平面结构，栅极仅覆盖沟道的顶部；而 FinFET 晶体管将电流流经的沟道立体抬起，使栅极能够从三面包围沟道（Cross, 2016）。
图 2-6 直观展示了这两种结构上的差异。左图是传统的二维平面 MOSFET 晶体管，右图是更先进的三维 FinFET 晶体管。通过将源极和漏极抬高，使栅极能从三面环绕沟道，FinFET 晶体管实现了对电流更为精确的控制。「FinFET」并非一个严格的技术术语，它只是形象地描述了栅极侧立后形如一块「鳍片（fin）」的外观。
尽管 FinFET 晶体管制造难度更大，但它能更有效地控制电流、降低功耗，并减少漏电流（current leakage）（Cross, 2016）。目前，FinFET 和 MOSFET 是量产中的主流晶体管，不过新的技术发展已经在望。其中两种尤为值得关注——环栅晶体管（Gate All Around，GAA）和纳米片晶体管（Nanosheet transistors）——将带来更强的控制能力和显著的性能提升。我们将在最后一章「半导体与电子系统的未来」中详细讨论这些进展。
图 2-6 MOSFET vs. FinFET
图中英文标注：Standard MOSFET＝标准 MOSFET，FinFET＝FinFET，Source＝源极，Gate＝栅极，Drain＝漏极，Channel＝沟道。左图为平面二维结构，右图为立体三维 FinFET 结构，栅极从三面包围沟道。
CMOS
在规模化生产高性能集成电路方面，挑战重重、成本高昂，尤其是随着晶体管缩小到越来越微小的尺寸。如今大多数芯片采用先进的 CMOS（互补金属氧化物半导体，complementary metal-oxide semiconductor）技术来实现这一目标。CMOS 既可以指电路本身，也可以指用于制造集成电路的设计方法论和工艺流程。CMOS 中的「互补」只是意味着同时使用了 p 沟道和 n 沟道晶体管——早期技术仅使用单一类型的 n 沟道或 p 沟道晶体管，因此 CMOS 的出现是一大重要进步。长期以来，CMOS 一直是主流的集成电路设计与制造技术，在功耗、面积和成本方面相较于双极半导体制造等更专用的替代技术，具有显著的竞争优势。
CMOS 技术的每一代演进，都通过一种称为几何缩放（geometric scaling）的工艺来缩小晶体管和其他元件，从而实现上述优势。几何缩放的核心指标是栅极长度（gate length）——即源极与漏极之间的有效距离。栅极长度越小，整体电路越小，电流在元件间传输的距离也越短。当人们谈论「7 纳米（nm）技术」时，7 纳米指的就是栅极长度。Intel 创始人 Gordon Moore 提出的著名预测，即摩尔定律（Moore's Law），认为随着晶体管尺寸不断缩小，计算处理能力将每两年翻一番，说的正是几何缩放。图 2-7 以图表形式印证了这一规律，展示了 1970 年至 2020 年间各主要处理器的晶体管数量走势。
图 2-7 摩尔定律（Roser & Ritchie, 2020）
图为散点折线图，纵轴为晶体管数量（Transistor count），以对数刻度标注（从 1,000 到 50,000,000,000）；横轴为芯片首次问世的年份（Year in which the microchip was first introduced），从 1970 年延伸至 2020 年。图中各数据点标注了具体处理器型号，整体呈指数增长趋势，直观验证了摩尔定律。
随着晶体管不断缩小，它所需的电能（功耗）减少、占用的空间（面积与成本）缩小，信号处理速度（性能）也随之提升（Schafer & Buchalter, 2017）。数十年来，晶体管的几何缩放持续推动着功能扩展（functional scaling）——后者衡量的是实际的、有实质意义的性能提升。正因为几何缩放长期保持不中断的推进，工程界在每个工艺节点上无需过多挖掘设计潜力。当他们准备好在某个节点或特定栅极长度下推出下一代设计时，更小、更强的下一代晶体管早已准备就绪投入量产。然而，近年来几何创新的步伐正在放缓——研究人员已逼近晶体管物理尺寸的极限。晶体管越小，制造成本越高，在芯片衬底上精确刻蚀电路图案也越发困难。毕竟，你不可能用比原子本身还小的原子去构建东西！
图 2-8 展示了跨越多代晶体管技术的几何缩放与功能扩展之间的差异。每一代半导体制造技术被称为一个技术节点（technology node），或工艺节点（process node）。这些技术由改进的设备、新材料和工艺优化共同组成，使芯片制造商能够生产出晶体管更小的芯片（以纳米为单位衡量）。节点越小，晶体管越小，芯片性能越强。几何缩放的目标是通过全面缩小晶体管尺寸来提升性能——晶体管做得越小，下一代芯片获得的性能提升就越大。举例来说，采用 3nm 晶体管技术制造的集成电路，比 90nm 技术的同类产品运行速度更快、功耗更低、占用面积更小。功能扩展则不同，它通过在现有晶体管尺寸下最大化性能利用率来提升整体性能，具体手段包括针对特定应用的专用设计、更紧密的系统集成，以及新型封装与互连技术的开发。我们将在后续章节中逐一介绍这些进展。
图 2-8 几何缩放 vs. 功能扩展
图为折线图，纵轴为晶体管特征尺寸（size，单位 nm/μm），横轴为频率 / 性能（frequency / performance，单位 Hz / 每秒时钟周期），左侧按年份标注了各工艺节点的特征尺寸（从 1972 年 10μm 到 2021 年 3nm），图中注释：1cm＝10mm，1mm＝1000 微米（μm），1μm＝1000 纳米（nm），曲线呈指数下降趋势，体现了几何缩放的持续推进。
晶体管的应用
我们现在了解了晶体管是如何制造和工作的，但它究竟是如何被使用的呢？一个单独的晶体管只能做一件事——将一条电气通路开启或关闭。但多个晶体管组合在一起，就能构成计算机工程的基本单元——逻辑门。
逻辑门
逻辑门（logic gates）是利用布尔逻辑（Boolean logic）实现简单运算的基本电路（Fox, n.d.）。它们最少由两个晶体管构成，执行「与（and）」「或（or）」「非（not）」等布尔运算。在布尔逻辑中，值只能为「真」或「假」；在基于晶体管的数字电子学中，则对应「开（1）」或「关（0）」。逻辑门可以接收多路输入数据信号，对其进行比较后，再向系统中的下一个门输出一个输出信号。
你可以把逻辑门想象成一位只有在顾客出示有效证件时才放行的门卫。进一步延伸这个类比：设想这位门卫按照严格指令行事——当一组人来到门口时，每个人都必须出示有效证件。在数字逻辑中，这被称为「与门（AND gate）」，因为只有第一个输入和（AND）第二个输入同时为 1（即「真」）时，门才输出 1。如果你和一个朋友一起来到门口，只有你们两人都持有有效证件，才能获准进入。此时与门条件已满足，输出为 1，你们就可以开心玩乐了。图 2-9 展示了这一场景。
其他逻辑门，如或门（OR）和非门（NOT），工作方式与此类似。硬件工程师以逻辑门为最小功能单元，可以构建出执行加法、减法、乘法和除法等重要基础运算的复杂系统。
图 2-9 逻辑门
图中左侧展示逻辑门电路符号：Two Inputs＝两路输入，One Output＝一路输出，以及与门（AND）、或门（OR）、非门（NOT/NAND）的符号；右侧以门卫类比说明与门逻辑：两人均持有效证件输出 1（可进入），仅一人持证输出 0（不可进入），两人均无证输出 0（不可进入）。
没有晶体管，就没有今天的信息时代。Moore 在 1965 年乐观预测计算能力将每两年翻一番，这一规律延续了整整 55 年，尽管目前已有迹象表明创新步伐正在放缓。作为 20 世纪最重要的发明之一，晶体管是塑造我们今日世界的关键。
过去两章我们涉及了大量内容。如果你感到有些吃力，不必担心——硅工程确实复杂，但我们会一路陪你。半导体中的所有概念都紧密关联，读得越深，之前覆盖的内容就会越来越清晰。在下一章，我们将介绍半导体价值链的第 2 步——芯片设计，并开始把各种要素串联起来。
小结
在本章中，我们探讨了构建电子系统所用的主要分立元件和功能基本单元。我们了解了分立电路与集成电路的区别，以及更高集成度带来的优势。借助水流类比，我们深入剖析了一种特殊元件——晶体管——的结构与工作原理。我们还分析了 CMOS 技术，以及当前量产中最主流的两种晶体管——MOSFET 与 FinFET。最后，我们梳理了晶体管如何组合成逻辑门，进而构建出更复杂的系统。
集成电路本质上只是将众多功能元件集中封装在一小块硅上的集合体。晶体管——这一最重要的基本单元——组合形成最基础的运算单元——逻辑门——日复一日地运行软件、驱动着我们的计算机持续工作。
你的个人 SAT（半导体自测，Semiconductor Awareness Test）
为确保你的知识能在全书中持续积累，这里有五道与本章内容相关的问题。
请说出本章介绍的五种分立元件。各自的功能是什么？它们之间有何区别？
描述晶体管的结构。它由哪些主要部分组成？各部分如何协同工作？
MOSFET 与 FinFET 晶体管有何区别？
CMOS 是什么？它可以指代哪些含义？
逻辑门是如何工作的？它们使用的是哪种逻辑？