外观
第 10 章 半导体与电子系统的未来
The Future of Semiconductors and Electronic Systems
随着晶体管（transistor）持续缩小，面对物理极限已无从回避。光刻「模版」能蚀刻的图形终究有极限，分子再怎么分割也有个头。然而，摩尔（Moore）所预言的每 18 至 24 个月计算能力翻倍，并不必然在短期内画上句号。多年来，那些高喊「摩尔定律终结」的预言家们，一次次地被事实打脸，而早早下注于此的人则赚得盆满钵满。当前，无论是在现有技术架构内，还是在全新算力来源方面，都有许多前景可期的研究方向，足以推动半导体行业的技术进程延续多年。
延续摩尔定律——维持型技术
在传统硅工程领域，业界的关注重心已悄然从缩小器件尺寸，转向提升设计效率与集成度，同时探索新材料与新设计方法，以延续追上摩尔预言的能力。这一趋势可从行业持续的研发投入中得到印证——其研发支出占销售额的比例，仅次于制药和生物技术行业。
2.5D 与 3D 裸片（die）堆叠是一项颇具前景的技术，目前已在存储器和部分处理器应用中投入使用，它使硬件设计师能够将多个裸片叠放在一起，通过一种名为硅穿孔（through silicon via，TSV）的金属导线相互连接。我们在图 5-2 和图 6-13 中看到过裸片堆叠的示例。向上堆叠而非向外扩展，极大地提升了裸片间的数据传输率，同时降低了成本、节省了功耗、保留了空间，使同一衬底（substrate）上能容纳更多晶体管。尽管前景可期，2.5D/3D 系统大幅增加了现有设计的复杂度。将不同处理核心叠放在一起，虽然能实现更紧密的集成并提升系统性能，但也需要精密得多的数据流方案和系统架构。根据研究咨询公司 IBS（International Business Strategies）的数据，设计一款 3 纳米（nm）片上系统（SoC）的成本已高达 5 亿至 15 亿美元（Lapedus, 2019）。堆叠逻辑无疑会进一步推高设计成本，不过人工智能（AI）等高性能应用或将继续驱动对日益复杂系统架构的需求。为使此类设计技术实现规模化，需要能涵盖设计流程全环节的新型开发工具，这也给电子设计自动化（EDA）公司带来独特挑战——毕竟它们更擅长解决各设计步骤中的单点问题。
全环绕栅极（Gate-All-Around，GAA）晶体管与新型沟道（channel）材料，是晶体管技术演进的下一步，也是延续几何缩放最具体的路径。追溯到 1960 年代，平面晶体管（Planar Transistor）是占主导地位的晶体管结构，直至大约十年前方才退出历史舞台。在 20 纳米工艺节点及以下，平面晶体管饱受严重的漏电（leakage）问题困扰，即便关断时也会有电流（current）泄漏，造成系统整体功耗（power）的大量浪费。自 2011 年起，平面器件在大多数先进集成电路（IC）中逐步被鳍式场效应晶体管（FinFET）取代（Lapedus, 2021）。FinFET 不再沿二维平面控制源极（source）到漏极（drain）的电流（electric current），而是将栅极（gate）结构扩展为三面包裹沟道，从而减少漏电并在更低电压（voltage）下实现更强控制（Lapedus, 2021）。然而，FinFET 晶体管的沟道底部仍与下方的硅衬底相连，即便晶体管关断，仍有少量电流泄漏（Ye et al., 2019）。随着晶圆厂（fab）向 3 纳米和 2 纳米工艺节点推进，漏电问题再度成为关键挑战。纳米线（Nanowire）和纳米片（Nanosheet）全环绕栅极晶体管以四面包裹沟道的方式，旨在彻底解决这一问题。GAA 晶体管以垂直栅极结构完全环绕沟道通道，实现了更强的控制，并解决了 FinFET 的大部分漏电问题（Lapedus, 2021）。更小节点的新型互补金属氧化物半导体（CMOS）技术成本日益高昂，GAA 晶体管所需的工艺技术亦不例外。GAA 晶体管在沉积和刻蚀方面提出了独特挑战，可能需要采用应变硅锗（strained Silicon Germanium，SiGe）等新型沟道材料来缓解电子迁移率（electron mobility）问题（Angelov et al., 2019）。平面晶体管、FinFET 与 GAA 晶体管的结构差异，可见图 10-1。
图 10-1 晶体管的演进——现在与未来
上半部分展示标准 MOSFET（Source 源极、Gate 栅极、Drain 漏极、Channel 沟道）与 FinFET 的三维结构对比；下半部分「Transistors Of The Future（未来的晶体管）」从左到右展示：Planar FET（平面晶体管）、FinFET（鳍式场效应晶体管）、GAAFET Nanowire（全环绕栅极纳米线晶体管）、MBCFET Nanosheet（多桥沟道纳米片晶体管）的演进。
随着晶体管越来越小、密度越来越高，散热成为制约性能的主要因素，迫使许多器件不得不降速运行以防止过热（Angelov et al., 2019）。传统上，硅（silicon）一直作为主要沟道材料，但其功率密度（即集成电路可散发的热量）存在瓶颈，限制了更小 GAA 晶体管本可带来的许多性能优势（Ye et al., 2019）。解决这一功率密度问题的方案之一，是采用电子迁移率更高的沟道材料。在应变工程中，应变硅锗等元素的原子间距被人为拉伸，从而使电子更容易通过，同时减少电路（circuit）释放的热量（Cross, 2016）。其他有前景的候选沟道材料还包括砷化镓（gallium arsenide，GaAs）、氮化镓（gallium nitride，GaN）以及其他 III-V 族元素（Ye et al., 2019）。GAA 晶体管结构与硅锗等新型沟道材料的结合，既能推动晶体管的几何缩放，又能提升功能性能。各公司已在这一技术上投入数十亿美元，Samsung 计划于 2022 年或 2023 年在 3 纳米工艺节点上推出全球首款纳米片 GAA 晶体管（Lapedus, 2021）。
定制硅（Custom Silicon）与专用加速器（Specialized Accelerators）或许无法提升整代芯片的标称算力，但事实证明，它们是特定应用类别功能性缩放（functional scaling）和特定产品性能提升的有效途径。图形处理器（GPU）的功能扩展就是一个绝佳例证——其算力一直以指数级速度增长。中央处理器（CPU）擅长按顺序完成大量通用任务，而 GPU 则尤其擅长同时执行大量重复计算，因而特别适合人工智能和计算机视觉应用，因为这些场景需要快速处理此类大量计算。自 2012 年以来，NVIDIA 的 GPU 在执行关键 AI 计算方面的能力大约每年翻一番，截至 2020 年 5 月已提升了 317 倍（Mims, 2020）。这一现象被称为「黄氏定律」（Huang's Law），以 NVIDIA 首席执行官 Jensen Huang 命名。存储器和 GPU 等关键领域的功能改进，即便在几何缩放放缓时，也能持续推动集成电路性能提升。除了对广泛适用子系统的功能扩展之外，定制硅设计还能通过利用现有技术实现更紧密集成来提升性能。Apple、Google、Facebook 和 Tesla 等公司都在开发定制芯片，用于驱动从 VR 头显到自动驾驶系统的各类产品。尽管对于依赖无晶圆厂设计公司设计芯片的小玩家来说成本过高，越来越多的大型产品公司开始自主研发芯片。这些公司有能力承担组建内部工程团队的成本，通过从商品化转向全面定制，它们得以在与第三方供应商合作时所无法实现的性能维度上建立持久的竞争优势。内部设计团队还提供了质量管控方面的优势，并减少了披露敏感信息的必要性。
由石墨烯（graphene）碳纳米管（carbon nanotubes）等新材料构成的结构，以及其他二维晶体管，提供了另一种延续摩尔定律的有前景的途径。随着晶体管趋近于仅有几个原子宽，晶体管的栅极（控制电流流动）可能不再足够宽，无法阻止电子径直穿透。这种现象被称为量子隧穿（quantum tunneling）——电子能够在物理屏障的一侧消失，并在另一侧出现（Fisk, 2020）。为应对这一问题，科学家们一直在探索足够薄的材料，以便在不受隧穿干扰的情况下持续缩小集成电路。目前有多种候选材料正在研发中，其中两种获得了广泛关注。石墨烯是已知最强的材料，厚度仅为一个原子，非常适合抵御量子隧穿（Kingatua, 2020）。未来的晶体管可能由碳纳米管制成——这种互补结构由卷起的石墨烯片构成，充分利用了石墨烯的独特性能（Bourzac, 2019）。MIT、Stanford、IBM 及其他研究机构的研究人员已利用石墨烯和碳纳米管制造出可正常工作的芯片（Shulaker et al., 2013）。尽管前景可期，碳纳米管制造难度极高，在进入市场前还需大量额外研究。石墨烯片和碳纳米管的示意图可见图 10-2。
图 10-2 石墨烯片与碳纳米管
左图：Graphene Sheet（石墨烯片），由碳原子组成的二维蜂窝状晶格平面；右图：Carbon Nanotube（碳纳米管），由石墨烯片卷曲而成的管状结构；中间箭头标注 Rolled Up（卷起）表示二者的转化关系。
光子芯片（Optical Chips）与光学互连（Optical Interconnects）旨在以光而非电子作为电子设备内部及设备间信号传输的主要载体（Minzioni et al., 2019）。一根铜线一次只能承载一路数据信号，而一根光纤线可以利用不同波长的光同时传输多路数据信号（Kitayama et al., 2019）。风险投资支持的 Ayar Labs，以及 MIT 和 UC Berkeley 的研究团队在 DARPA 资助的「光子优化嵌入式微处理器（Photonically Optimized Embedded Microprocessors，POEM）」项目框架下，已开始对光子芯片技术进行商业化（Matheson, 2018）。Ayar 瞄准芯片间通信，打造出比传统铜线快得多、能效也高得多的输入/输出（I/O）光学互连（Matheson, 2018）。这项工作的意义和广度可能极为深远。你可以拥有地球上最强劲的汽车发动机，但如果从发动机到油箱的管道输油太慢，你的车照样跑不快。
同样的道理，处理器的处理速度受限于信息被检索并传递到系统其他部分的速度。片上系统可能比上一代强大一倍，但如果将其连接到系统其他部分的电路很慢，那些额外的算力就形同虚设。POEM 项目和 Ayar Labs 对光子芯片与光学互连的研究，正是旨在消除这些数据传输瓶颈，充分释放摩尔定律的潜力（Matheson, 2018）。
超越摩尔定律——新型技术
在传统硅工程技术进步之外，还有一些真正令人着迷的技术正在研发之中，有望将我们带入后摩尔计算的新纪元。
量子计算（quantum computing）是颇受媒体关注的一项技术，不过专家们对其实际局限性存在诸多疑虑。在数字计算机中，一个位（bit）只能是 0（晶体管关闭，无电流通过）或 1（晶体管开启，电流通过）。而在量子计算中，一个量子比特（qubit）在任意时刻可以同时处于 0、1 或二者的叠加态（Brant, 2020）。量子计算的物理原理颇为复杂，但本质上，量子计算机利用量子比特的叠加（superposition）以及一种称为量子纠缠（quantum entanglement）的现象——即两个粒子在一定距离上相互关联——来执行远超现代计算机处理能力的指数级复杂计算（Jazaeri et al., 2019）。叠加指的是量子粒子的一种特性，使其能够同时存在于两种状态（此处即 0 和 1）。研究人员和开发者正努力实现量子霸权（quantum supremacy），即依据量子物理定律运行的量子计算机，在特定任务上的表现超越依据牛顿经典力学等经典物理定律运行的经典计算机（Gibney, 2019）。
量子晶体管（Quantum Transistors）为量子计算带来了一个有趣的变体——理论上可以利用现有制造技术，制造出能提供大幅提升算力的小型量子器件。量子晶体管利用量子隧穿和量子纠缠来处理和存储信息（Benchoff, 2019）。在量子力学中，隧穿是指粒子直接穿越物理屏障的现象，而在经典力学中，粒子无法穿过此类屏障。这一现象在亚原子尺度上愈发突出，也是进一步缩小晶体管尺寸面临的主要挑战之一——如上所述，在更小的几何尺寸下，屏障变薄，电子更容易穿越。量子隧穿的示意图可见图 10-3。隧穿和纠缠至今尚未被完全理解，而维持驾驭这些力所需的原子级精确控制，是一项需要大量投入和深入研究的极其艰难的工程挑战。量子晶体管仍处于早期研发阶段，不过研究人员已能够开发出作为概念验证的工作原型。
图 10-3 量子隧穿
上图（Classical Mechanics 经典力学）：粒子在屏障（Barrier）前被反射，无法穿越；下图（Quantum Mechanics 量子力学）：粒子能够直接穿透屏障，实现量子隧穿。
量子技术的潜在应用包括数据安全、医学研究、复杂模拟，以及其他需要算力指数级提升的问题。尽管该技术潜力巨大，但容易出错，且需要极为精确的环境条件才能运行，需要先进的低温技术（cryogenic technology）将量子器件冷却至接近物理极限的温度（Emilio, 2020）。这些限制听起来似乎并不乐观，但别忘了，1950 年代那些勉强塞进大礼堂的计算机，如今已能装进你的口袋。Rigetti Computing 等风险投资支持的公司，以及 Google 和 IBM 等巨头，均已在这一技术上投入了大量资源（Shieber & Coldewey, 2020）。2019 年，John Martinis 领导的一个物理学家团队与 Google 及加州大学 Santa Barbara 分校合作，声称实现了量子霸权——他们构建的实验性量子计算机解决了一个问题，而这个问题估计需要超级计算机一万年才能完成（Savage, 2020）。图 10-4 左侧为芬兰 Espoo 的 IQM 量子计算机实物照片，右侧为量子计算机的渲染图（IQM Quantum Computers, 2020）。
图 10-4 量子计算机——芬兰 Espoo 的 IQM 量子计算机实物（左）与量子计算机渲染图（右）
假设量子计算机有朝一日真正可用，它们极不可能取代我们今天使用的经典计算机——两者分别擅长解决不同类型的问题，与其说是可互换的替代品，不如说是彼此的互补。例如，在密码学（Cryptography）领域，量子计算机可用于防御黑客攻击并提升云计算安全性。在医学与材料（Medicine & Materials）领域，量子计算能力可助力仿真模拟，加速新疗法和新化合物的研发。在机器学习（Machine Learning）领域，量子计算机可更快速地训练机器学习模型，缩短处理海量数据所需的时间。最后，随着数据量年复一年地增长，量子计算机可助力搜索功能，将浩如烟海的数据点转化为有用信息（Searching Big Data 搜索大数据）。搜索领域的领军者 Google 自 2016 年起持续研究和开发量子计算技术，希望在 2029 年前拥有一台实用的量子计算机（Porter, 2021）。这些应用领域如图 10-5 所示。
图 10-5 量子计算的应用
图示以量子计算（Quantum Computing）为中心，四周分别标注四大应用方向：Cryptography（密码学）、Medicine & Materials（医学与材料）、Machine Learning（机器学习）、Searching Big Data（搜索大数据）。
神经形态计算（Neuromorphic Computing）技术以神经元等生物处理结构为蓝本，为超越摩尔定律的计算进步提供了一条引人入胜的潜在路径。《自然电子》（Nature Electronics）期刊上发表的研究称，科学家已成功创造出一种神经晶体管（neurotransistor），能够同时存储和处理信息，大幅提升处理速度，并展现出可塑性特征——这一突破使神经晶体管能够像人脑一样从任务中学习并调整（Baek et al., 2020）。Intel 的相关研究进一步致力于将神经形态计算用于 AI 及其他应用，采用脉冲神经网络（spiking neural networks，SNN）——这种网络就像硅基神经元组成的网络，与人脑中类似的神经网络相仿（Intel Labs, n.d.）。人脑项目（Human Brain Project，HBP）是一个广受认可的研究项目，专注于深化我们对神经科学与计算的理解，并将神经形态计算列为其十二个重点研究方向之一（Human Brain Project, n.d.）。人脑项目是一项协作研究，任何人都可以注册并申请在其神经形态机器上使用计算时间。该项目采用了两套系统：一套是 SpiNNaker（SNN）系统，与 Intel 系统类似，利用部署在定制数字电路上的数值模型；另一套是 BrainScaleS 系统，采用模拟（analog）和混合信号（mixed-signal）器件来模拟神经元和突触（Human Brain Project, n.d.）。DNA 储存信息的效率比最复杂的片上系统高出数百万倍，也已成为数据存储领域潜在替代方案的研究焦点（Linder, 2020）。图 10-6 展示了神经形态技术与人脑神经元之间的关联。
图 10-6 神经形态技术
我们可以从几何缩放（geometric scaling）和功能扩展（functional scaling）的视角来理解延续型技术与超越型技术。延续型技术专注于发展现有晶体管技术，通过缩小器件、提升效率来实现几何缩放；而超越型技术则着眼于在给定特征尺寸下挖掘更强性能，或通过将计算结构转换为全新的基础元件和系统架构，使特征尺寸本身变得无关紧要。未来数十年，我们需要二者兼备，才能驱动技术研发与创新的不息步伐。
在图 10-7 中，我们重新审视功能性与几何性的对比图，比较可能延续摩尔定律的技术与力图超越它的技术各自的潜在影响。几何缩放技术旨在缩小晶体管，而传统功能扩展技术则在给定节点或特征尺寸下榨取更多性能。不同于基于现有晶体管技术的功能扩展，此处的功能扩展还可以通过计算性能的范式转变来实现，与纳米尺寸无关。
图 10-7 几何缩放与功能扩展技术对比
纵轴为 size（nm/μm，尺寸），从 1972 年的 10μm 到 2021 年的 3nm；横轴为 frequency/performance（Hz/clock cycles per second，频率/性能）。左下区域为 Geometric Scaling（几何缩放），列举：How can we make all transistors smaller?（如何缩小所有晶体管？）、GAA Transistors（GAA 晶体管）、Graphene Transistors（石墨烯晶体管）、Carbon Nanotubes（碳纳米管）、Lithography Advances/EUV（光刻进步/极紫外光刻）、Quantum Transistors（量子晶体管）；右上区域为 Functional Scaling（功能扩展），列举：How much performance can we get out of X nm?（在 X 纳米节点能获得多少性能？）、Tighter Integration（更紧密的集成）、Custom Silicon & Accelerators（定制硅与加速器）、Novel Architectures（新型架构）、2.5/3D Die Stacking（2.5D/3D 裸片堆叠）、Optical Interconnects（光学互连）；曲线末端标注 End of Geometric Scaling（几何缩放的终点）。
第十章小结
在本章中，我们首先梳理了旨在延续摩尔定律的维持型技术：
2.5D/3D 裸片堆叠让我们能够向上堆叠而非向外扩展，从而提升连接性（性能）、提高能效（功耗），并节约宝贵的芯片面积（面积）。
全环绕栅极（GAA）纳米片晶体管是 CMOS 技术演进的下一步，有望在未来数年内接棒 FinFET 继续前行。3. 高度集成的专用集成电路（ASIC）和集成电路加速器等定制硅，可针对特定应用和功能进行优化。
二维石墨烯晶体管和碳纳米管具有独特性能，有望延续几何缩放。
光子芯片与光学互连利用光子加速数据传输速度，并降低整个电子系统中的延迟。
我们接着梳理了旨在超越摩尔定律的新型技术：
量子计算机（Quantum Computers）和量子晶体管利用量子比特、叠加态以及量子纠缠，处理即便是最强大的数字超级计算机也无力应对或效率低下的特定问题集。
神经形态计算技术以神经系统等生物处理中枢为蓝本，致力于创造全新的计算范式。
抛开细节不谈，半导体与电子系统未来最令人叹为观止之处，在于我们距离这项技术的起点，远比距离它的终点近得多。世界各地的顶尖头脑每天都在协力突破新的边界。尽管今天许多突破看似遥不可及，但明天它们或许就会成为我们日常生活的一部分。
你的个人 SAT（半导体自测，Semiconductor Awareness Test）
为确保你的知识能随着本书的推进而持续积累，以下是与上一章相关的五道测试题。
堆叠相较于传统「二维」集成电路有哪些优势？有哪些劣势？
比较平面晶体管、FinFET 与 GAA 晶体管的结构异同。GAA 的优势何在？
列举三种有前景的沟道材料。为什么这些材料如此重要？4. 描述位（bit）与量子比特（qubit）的区别。量子计算机相较于传统数字设备，更适合哪些应用？
几何缩放与功能扩展各自回答的是什么问题？请将本章涉及的每种技术归类为更偏几何导向还是更偏功能导向。