外观
第 5 章 将系统整合在一起
Tying the System Together
我们的设计团队投入了数百万美元和整整一年的心血，但一切都是值得的！晶圆厂（fab）已经完成生产并发货——10 万颗全新定制处理器正在路上。接下来呢？如果你正在用 Kindle 或笔记本电脑阅读这本书，你会发现眼前是一块屏幕，而不是裸片-封装组件（die-package assembly）本身。事实是，一块设计精良的集成电路（IC），其价值完全取决于它所在的系统。随着摩尔定律（Moore's Law）放缓，各公司越来越依赖功能扩展来满足客户需求，系统集成（system integration）变得愈发重要。从先进互连技术与新一代芯片封装（IC packaging），到信号完整性与电源分配网络，本章将探讨把系统整合在一起的那些关键技术。
什么是系统？
「系统」一词可以在不同层面使用，既可以描述一个完整独立的结构，比如一台笔记本电脑；也可以指在更大设计中承担特定任务、配备完整功能的任意数量的子系统或模块（module）——就像我们前面提到的 Kindle 显示模块，它由屏幕和 LED 驱动器共同构成。许多设备由多种不同的集成电路和元件组成，这些集成电路和元件可能分别由完全不同的公司设计，采用各自专有的方法和独特的微架构——将它们全部整合起来是一项复杂而艰巨的任务。此外，各模块之间的连接点往往是数据流的瓶颈，会增加延迟（latency）并拖慢整体系统速度。为了连接各个子系统、确保电源和数据到达正确位置，一个设计良好的互连网络、可靠的封装技术，以及扎实的信号与电源完整性分析，对于开发高性能系统至关重要。
输入/输出（I/O）
将系统整合在一起的核心要素之一是互连（interconnect），通常称为输入/输出（input/output，I/O）。在单块芯片内部，互连是连接晶体管（transistor）等不同元件以构成逻辑门（logic gate）和其他功能模块的布线。在更宏观的层面，互连指的是芯片与印制电路板（PCB）之间、PCB 上各元件或芯片之间，以及整个系统各部件之间的连接。大型芯片可拥有多达 30 英里的叠层互连布线，分布于集成电路的各个金属层（这些金属层在前道制造工艺的后段制程（BEOL）阶段形成，已在上一章介绍）（Zhao, 2017）。总而言之，互连是各个元件和功能模块与系统其余部分交互的通道。系统设计师在连接系统内部的输入/输出时有许多不同的选择，而这一切都始于为每块集成电路选择合适的封装。
芯片封装（IC Packaging）
正如我们在第 4 章所见，制造完成的芯片在电子制造流程的最后阶段会被放入 IC 封装中。或者在晶圆级封装（wafer-level packaging）的情形下，芯片在从晶圆（wafer）切割分离之前便已完成封装。电子封装保护芯片免受外界环境的影响，并支撑将器件连接到系统其余部分的电气互连。虽然我们在第 4 章已简单介绍了电子封装，但在本章我们将深入探讨各种不同的封装类型。在阅读各封装类型的介绍时，不妨随时翻阅图 5-2（封装结构与架构），帮助直观理解各种元件配置。
最常用的封装类型包括：
引线键合（Wire Bond）——集成电路刚开始普及时，封装互连仅限于通过引线键合（wire bonded）连接：从 IC 焊盘（IC bonds）和封装内部的着陆焊盘（landing pads），通过引脚（pin）焊接到支撑系统其余部分的外部电路板或衬底（substrate）（Gupta & Franzon, 2020）。这种方式限制了单颗芯片可能拥有的互连数量，因为互连只能分布在裸片（die）和封装的边缘。
倒装芯片封装（Flip-Chip Packaging）——这种工艺通过允许互连分布在裸片内部区域而非边缘，解决了上述面积限制问题（Gupta & Franzon, 2020）。它在制造和组装流程的后段增加了若干工艺步骤。
倒装芯片连接工艺大约包含六个步骤。我们在第 4 章已简单提及，此处将对倒装芯片技术进行更详细的拆解。
各块集成电路通过晶圆制造（wafer fabrication）完成制造。裸片上的连接焊盘经过处理，使其对焊接更具亲和力。
通过一种称为晶圆凸点制作（wafer bumping）的工艺，在每个集成电路连接焊盘上放置称为焊球（solder ball）的微小金属颗粒（Tsai et al., 2004）。
晶圆凸点制作完成后，各块集成电路通过晶圆切割（wafer dicing）工艺被切开分离，并翻转过来。
利用高精度机器人，将翻转后裸片上的焊球与衬底或 PCB 上对应的焊盘图案（称为球栅阵列（ball grid array，BGA））对准。
焊球重新熔化并焊接到底部衬底或 PCB 上，这一过程称为倒装芯片键合（flip-chip bonding）（Tsai et al., 2004）。
最后，焊球互连之间的空隙用称为底部填充材料（underfill）的物质填充，以对新装载的芯片提供机械和热学支撑（Tsai et al., 2004）。
图 5-1 帮助我们更清晰地理解倒装芯片键合工艺的每个步骤。第 1 至第 4 步从左到右按顺序展示。第 5 步（倒装芯片键合）对应左下方的两个图，第 6 步（底部填充）对应右下方的两个图。请注意，此图比例严重失真——焊球非常微小，直径通常仅有一百微米（micron）左右。
图 5-1 倒装芯片键合工艺（Twisp, 2008）
图中展示倒装芯片键合六步流程示意图：上排从左到右依次为步骤 1–4（晶圆制造→凸点制作→晶圆切割→焊球对准）；下排左侧两图为步骤 5（倒装键合，裸片翻转后焊球与 BGA 基板结合），右侧两图为步骤 6（底部填充材料灌注封固）。
晶圆级（芯片级）封装（Wafer-Level (Chip-Scale) Packaging）——在传统制造工艺中，硅晶圆上的一批芯片先被切割成独立的裸片，再分别放入各自的封装中。而晶圆级封装则在晶圆尚未切割之前便开始封装流程（Lee, 2017）。在流程后期才切割裸片，可以形成一种尺寸与芯片本身大小接近的小型裸片-封装组件——这正是晶圆级封装通常被称为芯片级封装（chip-scale packaging，CSP）的原因。可以把这想象成把东西放进盒子与用包装纸直接包裹的区别：盒子会占用额外空间，而纸会贴着被包物体的轮廓。晶圆级封装节省的这部分空间对于面积受限的应用尤为宝贵，例如移动设备。CSP 技术仅适用于小尺寸裸片，这进一步限制了其应用范围。
多芯片模块（Multi-Chip-Modules，MCM）和系统级封装（System-in-Package，SiP）——这两种方案将多颗裸片集成在同一封装内，同样适用于空间受限的应用场景。两者相似，区别在于：MCM 在二维（2D）平面上并排集成多颗裸片，而 SiP 则同时采用水平（2D）和垂直（2.5/3D）方式集成裸片（Lau, 2017）。MCM 和 SiP 的优势在于允许工程师将设计模块化，并更方便地整合授权 IP（Gupta & Franzon, 2020）。例如，无需将 CPU、存储器和 GPU 全部集成在一块片上系统（SoC）上，而是可以分别设计各模块，再封装在一个更大的模块中。工程师可以灵活组合各模块，代价是与集成度更高的 SoC 相比存在性能和功耗方面的劣势。尽管存在一定的集成局限，模块化封装架构允许为系统的模拟功能选用更廉价的硅工艺，仅对关键的高速处理和存储器功能采用昂贵的小几何节点工艺。SiP 还允许将电容（capacitor）和电感（inductor）等无源器件集成进同一封装，通过缩短元件间距离来改善性能。单片集成（monolithic integration）的 SoC 芯片级方案与封装级异构集成（heterogeneous integration）方案之间的权衡取舍，是当今许多系统架构师和工程管理者面临的迫切问题——我们将在后续章节中深入探讨这一话题。
2.5/3D 封装（2.5/3D Packaging）——芯片封装技术的进步提升了性能，并提高了电子系统的效率。过去，所有封装及其内部芯片都通过金属引脚（metal pin）连接到 PCB 或其他衬底，再通过导线网络将芯片连接到系统其他部分（Gupta & Franzon, 2020）。如今，系统架构师拥有更多选择。裸片堆叠（die stacking）技术的突破使设计团队能够将多颗裸片叠放在一起。在这种配置中，裸片通过称为硅通孔（through silicon via，TSV）的垂直互连相互连接，形成 2.5/3D 封装架构（Lapedus, 2019）。在 2.5D 封装中，裸片连接到一块称为中介层（interposer）的共用衬底，再由中介层连接到 PCB；而在 3D 封装中，裸片则直接叠放在彼此之上（Lapedus, 2019）。2.5D 封装的集成密度不及 3D 裸片堆叠，但成本更低，且比单独封装的引线键合方案集成度更高（Gupta & Franzon, 2020）。新型铜混合键合（copper hybrid bonding）技术利用铜对铜互连来连接堆叠裸片，互连密度更高、电阻更低，数据传输速度和处理速度均优于传统硅通孔（Lapedus, 2020）。这些先进封装技术还使包含不同硅工艺裸片的集成模块设计成为可能。例如，22 nm 处理器芯片与 180 nm 大功率音频放大器（amplifier）可以集成在同一个塑料模块中。
堆叠技术最初应用于混合存储立方体（Hybrid Memory Cube，HMC）和高带宽存储器（High Bandwidth Memory，HBM）等存储系统，将相关存储元件与对应处理芯片叠放（存储叠逻辑）或与额外存储裸片叠放（存储叠存储），此后应用范围不断扩展（Lapedus, 2019）。垂直堆叠芯片能够提升输入/输出密度（I/O density），减少将信号或信息在电子系统各部分之间传输所需的处理时间，同时节省宝贵的硅面积（Gupta & Franzon, 2020）。这对于空间有限且寸土寸金的紧凑型电子设备（如智能手机）尤为实用。
图 5-2 封装类型与架构
图中共三行示意图。第一行：左侧「Wire Bond（引线键合）」标注 Wire Bonds（引线）、Die（裸片）、Packaging Substrate（封装衬底）、BGA、PCB；右侧「Flip Chip BGA（倒装芯片 BGA）」标注 I/O Interconnects（I/O 互连）、Flip Chip Bumps（倒装芯片凸点）、Die（裸片）、Packaging Substrate（封装衬底）、BGA、PCB。第二行：左侧「Multi-Chip-Modules (MCM)（多芯片模块）」标注 RF IC、Logic Die（逻辑裸片）、Memory Die（存储裸片）、BGA、I/O Interconnects（I/O 互连）、Packaging Substrate or PCB（封装衬底或 PCB）；右侧「System in Package (SIP)（系统级封装）」标注 3D Memory Stack（3D 存储堆叠）、Through Silicon Vias TSV（硅通孔）、Logic Die（逻辑裸片）、Stacked DRAM IC（堆叠 DRAM 集成电路）、SIP Substrate（SiP 衬底）。第三行：左侧「2D Monolithic Integration（2D 单片集成）」标注 Wire Bonds、Logic Die、PCB、I/O Interconnects；中间「3D Integration（3D 集成）」标注 Memory Die（存储裸片）、Logic Die（逻辑裸片）、Flip Chip Bumps、I/O Interconnects；右侧「2.5D Integration（2.5D 集成）」标注 I/O Interconnects、Logic Die、Memory Die、PCB、Interposer（中介层）、Flip Chip Bumps。
图 5-2 以相当细致的方式展示了我们讨论过的各种封装类型与架构。将每个子图与其水平方向的对应图比较，可以清晰看出每种封装配置的关键差异。第一行中，引线键合（wire bonded）裸片用分布在裸片表面边缘的引线连接到封装衬底（packaging substrate）上的焊盘（pad）；这些连接用于将裸片与系统其余部分相连，可以直接通过 PCB 上的通孔（via）（即连接导线），或通过焊接在 PCB 上的球栅阵列（BGA）实现。由于引线键合（wire bond）需要额外布线，其速度慢于倒装芯片（flip chip）方案——后者采用凸点制作（bumping）和硅通孔（TSV）将裸片更高效地连接到底层封装衬底。第二行中，多芯片模块（MCM）和系统级封装（SiP）外观上较为相似。关键区别在于：MCM 在同一总封装内的二维平面上将多颗裸片并排集成；而 SiP 则在同一总封装内同时采用 2D 和 2.5/3D 堆叠裸片配置集成多颗裸片。第三行细究三种方案的细微差异：2D 单片集成（2D Monolithic Integration）将裸片并排附着在同一封装内的衬底上；3D 集成（3D Integration）将裸片上下叠放在同一封装内；2.5D 集成（2.5D Integration）将两颗或多颗裸片连接到位于裸片与底部衬底之间的中介层（interposer）上，再集成到同一封装中（兼具水平 2D 和垂直 3D 集成要素）。
尽管芯片封装在我们总体系统成本中占比相对较小——在半导体行业协会（SIA）报告的 2020 年逾 4400 亿美元总销售额中仅占约 300 亿美元——但其对系统性能的影响举足轻重，并在工程领导者竭力从现有制程节点中挖掘更多性能的背景下重焕关注（Semiconductor Packaging Market by Type, 2021）。
信号完整性（Signal Integrity）
随着集成系统中的元件越来越紧密，信号完整性变得愈发重要。它源于电磁学（electromagnetics）的研究——电磁学是物理学的一个领域，探讨电流或电场之间的相互作用。
数字信号（Digital Signal）是沿传输线（transmission line）传播、在电气系统各处携带信息的电脉冲（MPS, n.d.）。在电子系统中，这些信号通常以电压（voltage）的形式表示（MPS, n.d.）。让我们回想一下在电学讨论中学到的内容：电压和电流是如何相互关联的。记住，电压就像水管中的水压，驱动电流沿着构成电子系统的导线和电路（circuit）流动——这里的电流本身就是信号。电压足以开启晶体管栅极（gate）的高电压电流是开（1）信号，电压较低的电流则是关（0）信号。如果进一步放大观察，可以看到电流是由沿同一方向运动的电荷构成的。当你在计算机工程中听到位/比特（bit）这个术语，比特正是由这些电荷组成的。多个比特串联在一起，构成计算机各组件能够解读为信息的信号模式。在传输过程的每个节点，发送器（transmitter）通过连接二者的传输线将信号发送给接收器（receiver）（Altera, 2007）。需要指出，这里的发送器和接收器通过有线传输线物理连接，不同于无线系统中的发送器和接收器。在复杂的电子电路（circuit）中，导线彼此间距可能仅有几纳米（nm），相邻信号在沿传输线穿越系统各元件时，可能相互干扰或受到周围环境影响。传输线效应对信号完整性的影响可能导致数据丢失、精度问题乃至系统故障。
为减轻这些影响，信号完整性工程师通过电磁仿真和分析，在潜在问题出现之前加以识别和解决。常见的干扰（interference）形式包括噪声、串扰、失真和损耗。
噪声（Noise）是指不属于预期信号的能量干扰了正在传输的信号（Breed, 2010）。
串扰（Crosstalk）是指一条信号的能量无意中转移到相邻传输线的现象（Breed, 2010）。
失真（Distortion）是指信号模式遭到损坏或变形。在极端情况下，失真可能严重到向接收器传递错误数据的程度（Breed, 2010）。
损耗（Loss）可能由多种原因引起，包括传输线导电性问题导致的电阻性损耗（resistive loss）、信号速度下降导致的介质损耗（dielectric loss），以及非密封系统中的辐射损耗（radiation loss）（Breed, 2010）。
在高比特率（bit rate）和长距离传输条件下，信号可能衰减至导致电子系统完全失效的程度。
总线接口（Bus Interfaces）
电子设备的关键性能瓶颈之一是系统各组成部件之间的数据传输。将处理器性能提升一倍毫无意义，如果它从系统其他部分获取所需信息的速度过慢。为释放先进电路的性能潜力，总线接口（bus interface）——即数据在系统或 PCB 各组件之间传输的物理导线——变得愈发重要。你的计算机中那颗 64 位处理器必须通过一条总线接口同时移动 64 位数据。总线接口具有三项主要功能（Thornton, 2016）：
传输数据（数据总线，data bus）
查找特定数据（地址总线，address bus）
控制系统各部分的运行（控制总线，control bus）。这三种总线合称系统总线（system bus），共同控制进出 CPU 或微处理器（microprocessor）的信息流（Thornton, 2016）。图 5-3 所示的方框图（block diagram）展示了系统总线与其组成部分——数据总线、地址总线、控制总线，以及 CPU、存储器、输入/输出互连等关键系统元件——之间的关系。
图 5-3 系统总线方框图（Nowicki, 2019）
图中方框图标注：顶部三个绿色方块分别为 CPU、Memory（存储器）、Input and Output（输入/输出）；下方虚线方框内从上到下依次为 Control bus（控制总线）、Address bus（地址总线）、Data bus（数据总线），右侧竖排标注 System bus（系统总线）；各箭头表示 CPU、存储器、输入/输出与三条总线之间的双向信息流。
个人电脑的数据总线可接受每次向中央处理器传输 8 至 64 位的信息流。就像水管输送的水量不能超过其管径所允许的上限，连接到 32 位处理器的总线每次（每个时钟周期）最多只能传输或接收 32 位数据。在这个意义上，位数相当于对总线「管径」或「宽度」的度量（Thornton, 2016）。
总线接口的大部分发展发生在个人计算领域。早期，一束束称为汇流排（bus-bar）的导线将各个元件分别相互连接，但这种方式速度慢、效率低（Wilson & Johnson, 2005）。为提升速度和改善性能，PC 公司转向一种集成化结构，将接口节点数量从杂乱连接的元件和模块群，精简为两块芯片——Northbridge 和 Southbridge 芯片组架构（chipset architecture）。
在这种配置中，Northbridge 通过前端总线（front-side bus，FSB）与 CPU 直接接口，连接具有最高性能需求的元件，如存储器和图形模块（Wilson & Johnson, 2005）。Northbridge 再与 Southbridge 接口，后者转而连接所有较低优先级的元件与接口，如以太网（Ethernet）、USB 以及其他低速总线（Wilson & Johnson, 2005）。这些非 Northbridge 总线接口统称为外围总线（Peripheral Bus）（PCMAG, n.d.）。Northbridge 与 Southbridge 通过称为 I/O 控制器中枢（I/O Controller Hub，ICH）的接口相连，合称为芯片组（chipset）（Hameed & Airaad, 2019）。图 5-4 清晰展示了这种芯片组架构。
图 5-4 简化芯片组示意图（Oyster, 2014）
图中从上至下：CPU 通过 FSB（前端总线）连接 Northbridge（北桥）；Northbridge 左侧连接 PCI-E，右侧连接 RAM；Northbridge 通过红色粗线向下连接 Southbridge（南桥）；Southbridge 周围分别连接 PCI、USB、ISA、IDE、Legacy、BIOS 等低速外围接口。
总线接口可按其在两个数字设备之间传输比特的方式分类（Newhaven Display International, n.d.）。并行接口（Parallel interface）在两个元件之间并排运行多条导线，同时传输多个比特（Newhaven Display International, n.d.）。这种方式在短距离内效果良好，但随着两个元件之间距离增大，可能出现信号完整性问题。常见的并行接口总线（Parallel Interface Bus）包括用于存储器的 DDR（双倍数据率内存，Double Data Rate）和 PCI（外围组件互连，Peripheral Component Interface）总线。串行接口（Serial interface）则在两个元件之间通过单根导线每次传输一个比特，但速度要高得多（Newhaven Display International, n.d.）。由于一个比特在前一个比特被处理之前无法被接收，这降低了信号完整性问题的出现概率。串行数据传输出现串扰问题的可能性较小，因为各数据线并不捆绑在一起。然而，串行数据容易受到另一种称为符号间干扰（Intersymbol Interference，ISI）的干扰影响——当前数据比特可能受到紧邻其前传输的比特影响（Kay, 2003）。常见的串行接口总线（Serial Interface Bus）包括：
PCIe（PCI Express 总线）
USB（通用串行总线，Universal Serial Bus）
SATA（串行高级技术附件总线，Serial Advanced Technology Attachment Bus）
以太网总线（Ethernet Bus）
除信号完整性优势外，串行接口因导线数量少而成本更低，但传输速度较慢（Kay, 2003）。并行通信则相反，能实现更快的数据传输，但成本更高，且在长距离和高频率工作时效能有限（Kay, 2003）。图 5-5 展示了并行和串行接口的示例。
图 5-5 并行接口 vs. 串行接口（Ashri, 2014）
上半部分「Parallel interface example（并行接口示例）」：左侧 Receiving side（接收端），右侧 Transmitting side（发送端），8 条数据线（D0–D7）同时传输；标注 0(MSB)（最高有效位）和 1(LSB)（最低有效位）。下半部分「Serial interface example (MSB first)（串行接口示例，高位优先）」：左侧 Receiving side（接收端，DI 端口），右侧 Transmitting side（发送端，DO 端口），8 位数据 D7 D6 D5 D4 D3 D2 D1 D0 依次串行传输；标注 (MSB)（最高有效位）和 (LSB)（最低有效位）。
除非你专攻信号完整性或接口电路设计，否则了解所有总线接口类型并非最重要的事，更重要的是理解为何它们对整体系统如此关键。关键结论是：总线接口构成了负责传输数据、分发指令、将整个系统各主要组件整合在一起的「结缔组织」。
电子系统中的功率流（Power Flow in Electronic Systems）
对我们大多数人来说，为电子设备供电的电力就像魔法一样。我们把手机和笔记本电脑插上电，嗒！它们就能工作了。驾驭「功率（power）」是一个庞大工程领域及众多子学科的研究课题。借用我们对晶体管的类比，将系统功率流想象成水在自来水系统中流动是很有帮助的。不妨参考图 5-6，跟随我们追踪每一个步骤。
图 5-6 电子系统中的功率流——水务系统类比
图分两行。上行（电子系统）从左到右：Battery (Voltage Pool)（电池，电压储库）→ Power Converter（电源转换器）→ DC Power（直流电）→ PDN (Power Distribution Network)（电源分配网络）→ CPUs & Other Processors（CPU 及其他处理器），各级之间标注电压调节器（VR）图标。下行（水务系统类比）从左到右：Reservoir（水库）→ Major Water Distribution Center（大型配水中心）→ Pipe Network（管网）→ Individual Homes & Buildings（住宅与建筑）。
我们的世界日益移动化，因此本次讨论将聚焦于电池供电系统。在我们的类比中，电池（battery）充当电荷储库，其电压（voltage）相当于市政水库中的蓄水量。电源转换器（power converter）将交流电（AC Power）转换为直流（DC）电流，就像大型配水中心在水到达目的地之前降低水压一样。事实上，交流电更适合长距离传输电力（想想城市电网中的输电线路），而直流电更适合短距离供电（想想家用电器所使用的电力）。电池通常也以直流形式储存电能，但为便于说明，我们假设这块电池储存的是使用前需要转换的交流电。
接下来，电池产生的电荷或电压通过称为电源分配网络（Power Distribution Network，PDN）的金属平面网络，输送到系统各处理中心，就像自来水管网将水输送到最终用户的住宅和建筑一样。
为将水输送到各家各户，自来水公司使用不同等级的水压来推动水在系统中流动。这是一个微妙的平衡——水压过高，管道可能破裂；水压过低，水则无法到达最终目的地。在电子学中，我们面临类似的电压问题。电压过高，电路可能损坏或因过热而失效；电压过低，电路则无法获得足够的能量来正常工作。为防止这种情况发生，电源工程师（power engineer）必须构建一个由稳压器（voltage regulator）和电源转换器组成的网络，确保系统各处的电压始终不过高也不过低。与分析比特和信号在系统中流动的信号完整性分析类似，电源完整性（Power Integrity）领域研究电压在系统中的流动，确保电压在正确的时间、以正确的量到达正确的位置（Mittal, 2020）。
稳压器（voltage regulator）是设计用来维持固定电压输出的电路，无论输入电压如何变化——它处理来自电源的能量，使电路其余部分能够正确使用（MPS, n.d.）。这在电池供电系统中尤为重要，因为电池电压并非恒定。如果你在街上边走边听音乐时来了一个电话，手机屏幕亮起，这需要消耗大量瞬时功率，会导致电池电压随电流增大而显著下降。稳压器确保系统中所有元件都能获得稳定的电压，即使电池电压出现波动。稳压器种类繁多，包括直流/直流（DC/DC）转换器、电源管理单元（PMU，power management unit）、降压转换器（Buck converter，一种特定类型的 DC/DC 转换器）、升压转换器（Boost converter）和反激转换器（Flyback converter）。
小结
本章首先讨论了输入/输出互连及其对连接整体系统各组件的重要性。单块芯片中多达 30 英里的布线表明，互连是限制或提升设备性能的关键因素。从简单的引线键合封装，到高密度的倒装芯片和晶圆级封装，我们深入探讨了各种封装架构及其实现工艺。随后，我们讨论了多芯片模块与系统级封装的差异，引入了异构集成和单片集成等核心概念。我们了解了高带宽存储器（HBM）、混合存储立方体（HMC）及其他 2.5/3D 封装架构中所用的先进裸片堆叠技术。接着，我们探讨了信号完整性在维持电子系统信息流速度与质量方面的作用。基于对互连和信号完整性的理解，我们又进一步分析了促进 CPU、存储器与外部数据源之间信息流动的三种总线——控制总线、地址总线和数据总线。最后，我们将电子系统中的功率流类比为水在自来水系统中的流动，追踪电压经由电源转换器和电源分配网络到达最终目的地的全过程。
一家公司可能精心挑选并设计出完美的集成电路和元件组合，打造出市场领先的产品，但拥有合适的部件本身并不够。打造高水准设备需要充分的系统集成：足够的互连、正确的芯片封装架构，以及出色的信号与电源完整性表现。
你的个人 SAT（半导体认知测试，Semiconductor Awareness Test）
为确保你的知识能在全书中层层累积，以下是与上一章相关的五道问题。
什么是互连？它为何如此重要？
引线键合与倒装芯片键合有何区别？这两种方式对系统的互连数量和传输速度有何影响？
信号完整性工程师为何存在？他们可能遇到哪些类型的接口和传输方法？
在芯片组中，CPU、Northbridge 和 Southbridge 为何以这种方式排列？每个桥各自处理什么，它们有何不同？
描述电子系统中功率流的四个主要阶段。哪些元件或模块负责各个阶段？你能将每个阶段与水务系统中的对应元件相关联吗？